

ANALOGICA

1- Perché c'è la necessità di variare la conducibilità del Si?

La variazione della conducibilità del silicio è necessaria per realizzare dispositivi elettronici come diodi e transistor. Questo si ottiene attraverso il drogaggio, un processo in cui vengono introdotte impurità specifiche nel silicio per modificarne le proprietà elettriche. Il silicio puro (intrinseco) ha una conducibilità molto bassa, quindi non è adatto per applicazioni elettroniche.

Con il drogaggio, si ottengono due tipi di silicio conduttivo:

Silicio di tipo N (Si_n): contiene donatori (es. fosforo), che aggiungono elettroni liberi (cariche negative).

Silicio di tipo P (Si_p): contiene accettori (es. boro), che creano lacune (cariche positive).

Questa distinzione è fondamentale per la creazione di giunzioni PN, il principio di base per il funzionamento di diodi, BJT e MOSFET.

Oltre ad ingegnerizzare la conducibilità del Si è anche possibile renderlo un isolante trasformandolo in biossido di silicio (SiO_2) fondamentale ad esempio nei MOSFET per separare il gate dal canale.

2- Semiconduttori drogati: come funziona quali sono le caratteristiche elettriche finali che ne derivano. Che cos'è la condizione di COMPLETA IONIZZAZIONE?

I semiconduttori drogati sono composti da un elemento generalmente del IV gruppo della tavola periodica (Si) al quale viene aggiunto in concentrazioni variabili in base alle necessità un altro elemento appartenente al III o al V gruppo.

Nel caso di un elemento del V gruppo si chiamerà drogante donore, esso infatti, avendo un elettrone in più (non impegnato in legami covalenti con gli altri atomi di Si), se sottoposto a condizioni di energia favorevoli tenderà a cedere tale elettrone liberando una carica libera negativa e assumendo carica fissa positiva.

Nel caso di un elemento del III gruppo si chiamerà drogante accettore, esso, avendo solo 3 elettroni di valenza tenderà ad "assorbire" un elettrone libero in modo da completare i 4 legami covalenti richiesti dal Si, in questo modo verrà a crearsi un deficit di elettroni ed un surplus di lacune. In questo caso le lacune sono cariche positive libere mentre gli atomi di drogante, una volta assorbito un elettrone diventeranno cariche fisse negative.

La completa ionizzazione si verifica quando tutti gli atomi di drogante hanno ceduto (nel caso dei donori) o catturato (nel caso degli accettori) elettroni, raggiungendo il massimo numero di portatori di carica liberi nel semiconduttore.

Il verificarsi di questa condizione dipende dalla temperatura: a temperature sufficientemente alte (≈ 300 K, temperatura ambiente), l'energia termica è sufficiente per ionizzare quasi tutti gli atomi di drogante.

A temperature molto basse, alcuni donori potrebbero non cedere il loro elettrone e alcuni accettori potrebbero non catturarlo, riducendo la concentrazione di portatori liberi.

La completa ionizzazione è quindi lo stato in cui tutti gli atomi di drogante hanno formato i 4 legami covalenti richiesti dalla struttura cristallina del silicio e hanno generato il massimo numero possibile di portatori di carica.

3- Modello drift-diffusion.

Il modello drift-diffusion ha lo scopo di descrivere il moto delle cariche all'interno di un semiconduttore. Esso descrive le due principali correnti di cariche libere che si verificano all'interno di un semi-conduttore soggetto ad un campo elettrico e ad una distribuzione di carica irregolare. La prima corrente, chiamata di DERIVA descrive il comportamento di elettroni e lacune nel momento in cui sul conduttore viene applicato un campo elettrico:

$$\begin{aligned}\vec{J}_{n,drift} &= (-qn) \cdot (-\mu_n \vec{E}) = q\mu_n n \vec{E} \\ \vec{J}_{p,drift} &= (qp) \cdot (\mu_p \vec{E}) = q\mu_p p \vec{E}\end{aligned}$$

Queste sono le due equazioni che descrivono il moto di elettroni e lacune all'interno di un campo elettrico, n e p sono la concentrazione di elettroni e lacune, μ_n e μ_p sono coefficienti che rappresentano della mobilità delle cariche, $\mu_n \approx 2 \cdot \mu_p$. Nel caso degli elettroni, avendo carica negativa avranno il coefficiente che ne indica la mobilità con segno negativo. Sommando le due componenti da lacune ed elettroni si ottiene la corrente totale di deriva:

$$\vec{J}_{tot} = \vec{J}_n + \vec{J}_p = q(\mu_n n + \mu_p p) \vec{E}$$

La seconda corrente chiamata di diffusione deriva da differenze di concentrazione di carica all'interno del conduttore, questo squilibrio di carica andrà a creare correnti dalle zone in cui esse sono più concentrate verso le zone in cui esse sono meno concentrate. Immaginando quindi di avere un gradiente di concentrazione all'interno del conduttore questo comporterà un flusso di cariche nella direzione opposta al gradiente.

$$\begin{aligned}\vec{J}_{n,diff} &= (-q)D_n \left(-\frac{dn}{dx} \right) = qD_n \frac{dn}{dx} \\ \vec{J}_{p,diff} &= qD_p \left(-\frac{dp}{dx} \right) = -qD_p \frac{dp}{dx}\end{aligned}$$

D_n e D_p sono coefficienti di diffusione di elettroni e lacune.

Le correnti risultanti dal flusso di elettroni e di lacune hanno segno opposto dato che elettroni e lacune hanno carica opposta, il gradiente di concentrazione viene scelto negativo dato che esso indica la direzione di maggior pendenza della curva di concentrazione mentre le cariche si muovono nella direzione opposta (da concentrazione alta a concentrazione bassa). Sommando quindi le correnti date dal flusso di elettroni e lacune:

$$\begin{aligned}\vec{J}_{n,tot} &= \vec{J}_{n,drift} + \vec{J}_{n,diff} = q\mu_n n \vec{E} + qD_n \nabla n \\ \vec{J}_{p,tot} &= \vec{J}_{p,drift} + \vec{J}_{p,diff} = q\mu_p p \vec{E} - qD_p \nabla p \\ \vec{J}_{tot} &= \vec{J}_{n,tot} + \vec{J}_{p,tot} = q(\mu_n n + \mu_p p) \vec{E} + qD_n \nabla n - qD_p \nabla p\end{aligned}$$

Nel caso in cui si valutasse il modello drift-diffusion in Si drogato si può assumere che la conduzione avvenga solo tramite le cariche libere maggioritarie, di conseguenza, nel caso di Si_n si valuta solo la corrente di elettroni:

$$\vec{J}_{tot} \approx \vec{J}_{n,tot} = q\mu_n n \vec{E} + qD_n \nabla n$$

Mentre nel caso di Si_p si valuta solo la corrente data dal flusso di lacune:

$$\vec{J}_{tot} \approx \vec{J}_{p,tot} = q\mu_p p \vec{E} - qD_p \nabla p$$

4- Giunzione PN e DIODI

La giunzione PN è alla base del componente elettronico più semplice, cioè il diodo. La giunzione PN, come suggerisce il nome è formata da due porzioni di Si drogato adiacenti in modo che ci sia una superficie di interfaccia che permetta lo scambio di cariche. Una porzione sarà Si_n mentre l'altra Si_p , in questo modo all'interfaccia si verrà a creare un gradiente di concentrazione di cariche libere che causerà una corrente di diffusione; a questo punto le cariche libere non saranno più presenti per bilanciare la carica fissa, di conseguenza le due regioni di svuotamento risulteranno cariche, da notare però che il componente nella sua interezza rimane a carica neutra dato che non è stata né aggiunta né tolta carica. La regione di Si_n risulterà quindi carica positivamente mentre la regione di Si_p risulterà carica negativamente. La regione a ridosso dell'interfaccia, da cui le cariche si spostano si chiama regione di svuotamento ed ha una lunghezza che è funzione della concentrazione di drogante all'interno del Si:

$$q N_A x_p = q N_D x_n$$

So che l'uguaglianza è verificata dato che la carica che lascia una regione di Si dovrà necessariamente spostarsi nell'altra regione, di conseguenza più bassa sarà la concentrazione di drogante N_p ed N_n , più grandi saranno le regioni di svuotamento x_p ed x_n .

La carica fissa nella regione di svuotamento crea un campo elettrico che induce una corrente di deriva che andrà ad opporsi a quella di diffusione iniziale. Le due correnti raggiungeranno un equilibrio nel momento in cui $I_{tot} = 0$, è un equilibrio dinamico dato che la corrente totale è uguale a zero ma $I_{diff} = I_{drift} \neq 0$.

Per studiare il campo elettrico all'interno della zona di svuotamento si utilizza la legge di Gauss:

$$\frac{dE}{dx} = \frac{\rho}{\epsilon_{Si}} \rightarrow E(x) = \frac{1}{\epsilon_{Si}} \int \rho(x) dx$$

La densità di carica ($\rho = qN_{A/D}$) è costante all'interno della regione di svuotamento, di conseguenza il campo elettrico avrà andamento lineare.

Il campo elettrico sarà massimo in corrispondenza della giunzione e avrà un valore $E(0)$ che dipende dalla quantità di carica fissa nella zona di svuotamento ($\rightarrow$ drogaggio).

Partendo dal campo elettrico è possibile calcolare il profilo di potenziale tramite l'equazione di Poisson in una dimensione:

$$E = -\frac{d\phi}{dx} \rightarrow \frac{d\phi}{dx} = -E(x)$$


ϕ_j è il potenziale di barriera o di built-in e si oppone alla diffusione delle cariche, esso quindi è il responsabile del raggiungimento dell'equilibrio della giunzione.

$$\Phi_j = E(x=0) \frac{x_p + x_n}{2} = qN_A x_p \frac{x_p + x_n}{2 \epsilon_{Si}}$$

Il potenziale di built-in è l'integrale del campo elettrico, di conseguenza, essendo E lineare equivale all'area del triangolo in verde.

Partendo dalle equazioni totali delle correnti ottenute in precedenza:

$$\begin{aligned}\vec{J}_{n,tot} &= \vec{J}_{n,drift} + \vec{J}_{n,diff} = q\mu_n n \vec{E} + qD_n \nabla n = 0 \\ \vec{J}_{p,tot} &= \vec{J}_{p,drift} + \vec{J}_{p,diff} = q\mu_p p \vec{E} - qD_p \nabla p = 0\end{aligned}$$



Essendo in condizioni di equilibrio anche le singole correnti di elettroni e di lacune ($J_{n,tot}$ e $J_{p,tot}$) sono nulle, di conseguenza, risolvendo le equazioni differenziali ottengo:

$$p(\Phi) = p(0) \cdot \exp\left(-\frac{q\Phi}{k_B T}\right)$$

Con: $p(0) = N_A$; $p(\Phi_j) = \frac{n_i^2}{N_D}$.

Ricavando Φ_j :

$$\Phi_j = V_{th} \ln\left(\frac{N_A N_D}{n_i^2}\right)$$

Con $V_{th} = \frac{k_B T}{q}$ come descritto da relazione di Einstein.

Nel momento in cui applico una tensione esterna al diodo il sistema va fuori equilibrio ed una corrente può scorrere nel dispositivo: nel momento in cui applico una tensione $V_D < 0$ la differenza di potenziale tra la zona Si_p e Si_n aumenta, di conseguenza aumenta anche il campo elettrico che a sua volta mi porterà ad avere una zona di svuotamento più larga. Questa tensione $V_D < 0$ incentiva la corrente di deriva rispetto alla diffusione che vede una barriera di potenziale più alta rispetto alle condizioni di equilibrio $\rightarrow I_{drift} > I_{diff}$. La corrente di deriva però è dovuta ai portatori minoritari, di conseguenza anch'essa è molto piccola, addirittura trascurabile. Questa condizione è detta POLARIZZAZIONE INVERSA ($\rightarrow$ diodo OFF).

Se la tensione applicata è $V_D > 0$ la differenza di potenziale e il potenziale di barriera tra le zone di Si drogato diminuiranno, di conseguenza anche il campo elettrico dovuto alle cariche fisse diminuirà, questo mi porta ad avere una zona di svuotamento più stretta. Il campo elettrico diminuendo porta ad una conseguenziale diminuzione della corrente di deriva rendendola trascurabile nei confronti della corrente di diffusione che, aiutata dal minor salto di potenziale tra le due zone sarà di gran lunga più potente dato che in questo caso sarà dovuta alle cariche maggioritarie. Questa condizione è chiamata POLARIZZAZIONE DIRETTA ($\rightarrow$ diodo ON) ed è la condizione in cui il diodo risulta più conduttivo.

La corrente nel diodo è descritta dalla legge:

$$I_D = A \cdot J_S \cdot \left[\exp\left(\frac{V_D}{nV_{th}}\right) - 1 \right] = I_S \cdot \left[\exp\left(\frac{V_D}{nV_{th}}\right) - 1 \right]$$

Dove A è l'area della giunzione, J_S è la densità di corrente di saturazione ed n è un fattore di non idealità (1.0 – 1.1) che spesso viene trascurato.

Questo modello verifica i casi visti in precedenza:

- $V_D = 0 \rightarrow I_D = 0$
- $V_D < 0 \rightarrow I_D \approx -I_S$ (trascurabile)
- $V_D > 0 \rightarrow I_D > 0$

Il diodo è un elemento che fa passare corrente solo in un verso, è di conseguenza un interruttore pilotato in tensione. La corrente ha dipendenza esponenziale dalla tensione.

Con tensioni negative possiamo considerare il diodo spento e la sua corrente trascurabile, purché $V_D > V_{bk}$. Nel momento in cui V_D scende al di sotto di V_{bk} il diodo comincia a condurre anche in inversa. V_{bk} può essere più o meno elevata, questo dipende dalla quantità di drogaggio del Si; se il silicio è poco drogato inoltre avrà un breakdown distruttivo, mentre se il silicio è molto drogato si può verificare l'effetto Zener che è alla base degli omonimi diodi.

5- Modelli per i diodi: esponenziale, grafico, di Newton, iterativo, a soglia

Nel diodo ideale la caratteristica è a squadra, nel diodo reale però la corrente ha andamento esponenziale rispetto alla tensione. La natura esponenziale e, di conseguenza, non lineare del grafico V-I del diodo rende difficile o spesso addirittura impossibile la risoluzione analitica di sistemi di reti elettriche con essi al loro interno, per questo esistono metodi alternativi come quello grafico, di Newton oppure iterativo.

Il metodo grafico consiste nel disegnare la retta di carico del circuito che sarà ovviamente in funzione dei valori di corrente e tensione del diodo, successivamente, disegnando l'andamento esponenziale del diodo si individua il punto di incidenza tra la retta e la curva, questo sarà il punto di lavoro del circuito.

Il metodo di Newton si basa sull'omonimo metodo di ricerca ricorsiva delle radici di funzioni. Partendo sempre dalle equazioni della rete utilizzando la formula:

$$V_{Di+1} = V_{Di} - \frac{f(V_{Di})}{f'(V_{Di})}$$



Questo metodo tende a convergere lentamente, non è quindi pratico da utilizzare se non per un calcolatore o un simulatore.

Il metodo iterativo prevede di partire con una soluzione di tentativo e procedere, utilizzando il modello esponenziale e la retta di carico, proiettando alternativamente sulle due curve. Questo metodo tende a convergere molto velocemente. Fare attenzione ad utilizzare l'equazione del diodo in forma logaritmica altrimenti il metodo non converge.

Spesso il modello esponenziale complica molto la soluzione dei circuiti, posso approssimare linearmente il modello esponenziale definendo una V_Y chiamata tensione di soglia oltre la quale il diodo va in conduzione. Questo modello risulterà quindi lineare a tratti formato da due semirette:

- Diodo OFF: $I_D = 0$ per $V_D < V_Y$
- Diodo ON: $V_D = V_Y$ per $I_D > 0$

Per utilizzare questo metodo è necessario fare un'ipotesi iniziale delle condizioni di conduzione del diodo, successivamente questa ipotesi dovrà essere verificata. Se la soluzione non è consistente con il funzionamento del diodo l'ipotesi iniziale era sbagliata → devo cambiare ipotesi iniziale.





6- Applicazioni dei diodi

Raddrizzatore a semionda singola:

Tramite un singolo diodo in serie ad un generatore di tensione alternata V_{in} e ad un resistore è possibile rendere un'onda a valor medio nullo in una a valore medio non nullo, di fatto "cancellando" le porzioni d'onda che impongono una tensione $V_{in} < V_Y$.

La criticità principale di questo circuito è che la semionda negativa non viene utilizzata.


È inoltre possibile, inserendo un condensatore in parallelo al resistore aggiungere un'azione filtrante che rallenta la caduta di tensione sul fronte discendente dell'onda. Il condensatore fornirà corrente al carico quando D è off.



Raddrizzatore a doppia semionda:


Questo tipo di raddrizzatore, utilizzando 4 diodi anziché uno è in grado di sfruttare anche la semionda negativa.

A differenza di quello a semionda singola in questo caso in ogni semiperiodo ci sono sempre due diodi in serie, di conseguenza per poter mandare in conduzione entrambi avrò bisogno di una $V_{in} > 2V_Y$.



La tensione sulla resistenza di conseguenza sarà sempre positiva ed il valor medio della forma d'onda generata è doppio rispetto a quello del raddrizzatore a semionda singola.


Anche in questo caso è possibile inserire un condensatore in parallelo al resistore per rallentare la caduta di tensione tra un picco d'onda e il successivo.



Rivelatore di picco:

Se $V_i - V_o < V_Y$ il diodo è OFF.

Se $V_i - V_o > V_Y$ il diodo è ON, il condensatore si carica e si porta al limite $V_M - V_Y$; successivamente V_o rimane a $V_M - V_Y$ perché il diodo è OFF e impedisce a C di scaricarsi.



Clamper negativo (positivo):

Rende a valor medio negativo un segnale a valor medio nullo, cioè lo trasla verso il basso di un valore $V_Y - V_M$.



Se $V_i - V_C < V_Y$ il diodo è OFF $\rightarrow V_o = V_i - V_C$

Se $V_i - V_C > V_Y$ il diodo è ON $\rightarrow V_o = V_Y$, C si carica a $V_C = V_M - V_Y$

Quando V_i cala non vale più l'ipotesi ON, il diodo impedisce alla corrente di invertirsi e C resta carico.

A questo punto V_o segue V_i traslata di $V_Y - V_M$



Invertendo il verso del diodo si ottiene un clamper positivo, esso traslerà verso l'alto il segnale di un valore $V_M - V_Y$



Duplicatore di tensione:

È la cascata di un clamper positivo e di un rivelatore di picco:


il primo condensatore trasla la sinusoide fino ad un valore massimo di $2V_M - V_Y$ e successivamente il rivelatore di picco la blocca a quel valore.



Regolatore di tensione:

Utilizza uno zener in breakdown per scaricare a terra nel momento in cui la tensione supera il valore desiderato.

$V_i \frac{R_L}{R + R_L} > V_Z \rightarrow$ il diodo è ON in breakdown e scarica a terra.



7- Effetti reattivi nella giunzione pn e derivazione delle formule

Il caso di polarizzazione diretta e quello di polarizzazione inversa, visti dal punto di vista delle cariche sono molto diversi, nel primo caso ci saranno molte cariche libere in movimento, mentre nel secondo ci sarà molta carica spaziale data dalle cariche fisse. Per questo motivo saranno necessari due modelli diversi per rappresentare gli effetti reattivi nel caso di polarizzazione diretta e nel caso di polarizzazione inversa.

POLARIZZAZIONE INVERSA (capacità di giunzione):

Carica nella zona di svuotamento: $Q_n = qN_D x_n A$ (1)

Bilanciamento delle cariche (+) e (-) nella zona di svuotamento:

$$N_D x_n = N_A x_p \rightarrow x_p = \frac{N_D}{N_A} x_n \quad (2)$$

Larghezza della zona di svuotamento, sostituendo la (2):

$$W_{dep} = x_n + x_p \rightarrow W_{dep} = x_n + x_n \frac{N_D}{N_A} \rightarrow x_n = W_{dep} \frac{N_A}{N_A + N_D} \quad (3)$$

Partendo dalla (1), sostituisco la (3):

$$Q_n = q \frac{N_D N_A}{N_D + N_A} A W_{dep}$$

Sapendo che:

$$W_{dep} = \sqrt{\frac{2\epsilon_{Si}}{q} \left(\frac{1}{N_A} + \frac{1}{N_D} \right) (\Phi_j - V_D)}$$

Otengo la funzione non lineare $Q_n = f(V_D)$.

Derivando si giunge alla capacità differenziale:

$$C_j = \frac{dQ_n}{dV_D} = C_{j0} \frac{1}{\sqrt{1 - \frac{V_D}{\Phi_j}}}$$

POLARIZZAZIONE DIRETTA (capacità di diffusione):

La carica libera che passa attraverso la giunzione è la principale responsabile degli effetti reattivi → dipendono dal livello di corrente:

Sia τ_T il tempo di transito attraverso la giunzione:

$$Q_D = I_D \tau_T$$

La corrente calcolata con il modello esponenziale del diodo:


$$I_D \cong I_S \cdot \exp\left(\frac{V_D}{V_{th}}\right)$$

Quindi ottengo una funzione non lineare che mi porterà ad avere anche in questo caso una capacità differenziale:

$$Q_D = f(V_D) = I_S \cdot \exp\left(\frac{V_D}{V_{th}}\right) \cdot \tau_T$$

Derivando rispetto a V_D :

$$C_D = \frac{dQ_D}{dV_D} = \tau_T \frac{dI_D}{dV_D} = \frac{\tau_T I_S}{V_{th}} \cdot \exp\left(\frac{V_D}{V_{th}}\right) = \frac{\tau_T I_D}{V_{th}}$$



8- Cosa rappresentano i parametri: Cj, Cjo (effetti reattivi giunzione pn)


I parametri C_j e C_{j0} rappresentano le capacità di giunzione dovute al moto di deriva delle cariche quando la giunzione è in regione di polarizzazione inversa, C_j è funzione di V_D ed è la capacità di giunzione nel momento in cui viene applicata una tensione V_D che manda il diodo in inversione. C_{j0} è la capacità di giunzione a vuoto, misurata quindi quando la $V_D = 0$.

9- Effetto valvola

L'effetto valvola nel BJT è la proprietà che permette a tale componente di pilotare tramite la tensione V_{BE} la corrente I_C . Questo fenomeno si verifica sotto determinate condizioni:

- Giunzione B-E in diretta, così da avere elettroni che diffondono dall'emettitore verso la base
- Giunzione B-C in inversa, così da avere un forte campo elettrico tra collettore e base
- Una base molto stretta

Essendo B-E polarizzata direttamente verrà indotta una corrente I_E molto elevata che porterà un gran numero di elettroni da E verso B, B-C al contrario, è polarizzata inversamente quindi sarà presente un forte campo elettrico ai capi della giunzione B-C, questo campo elettrico catturerà gli elettroni iniettati in B da E tirandoli verso C e causando appunto una corrente I_C . In un transistor ideale tutti gli elettroni iniettati da E raggiungono C. Nel transistor reale invece c'è una piccola parte di elettroni provenienti da E e di lacune provenienti da B che si ricombinano tra loro, questo causa una corrente $I_B > 0$ ed una $I_C < I_E$.



10- Modello di Ebers-Moll nel BJT

Modello utilizzato per definire le correnti nel BJT. Le giunzioni vengono viste come due diodi, la corrente di collettore è proporzionale a quella di emettitore:

$$I_C = \alpha_F I_E$$

Le correnti nelle giunzioni seguono le leggi dei diodi:

$$I_F = I_{ES} \left[\exp\left(\frac{V_{BE}}{V_T}\right) - 1 \right] \quad I_R = I_{CS} \left[\exp\left(\frac{V_{BC}}{V_T}\right) - 1 \right]$$

Modello di Ebers-Moll a 4 parametri:


$$I_E = I_F - \alpha_R I_R = I_{ES} \left[\exp\left(\frac{V_{BE}}{V_T}\right) - 1 \right] - \alpha_R I_{CS} \left[\exp\left(\frac{V_{BC}}{V_T}\right) - 1 \right]$$

$$I_C = \alpha_F I_F - I_R = \alpha_F I_{ES} \left[\exp\left(\frac{V_{BE}}{V_T}\right) - 1 \right] - I_{CS} \left[\exp\left(\frac{V_{BC}}{V_T}\right) - 1 \right]$$

Dove i 4 parametri sono:

- I_{ES} : corrente inversa di saturazione della giunzione B-E
- I_{CS} : corrente inversa di saturazione della giunzione B-C
- α_F
- α_R

$$I_B = I_E - I_C$$




Nel modello generale:

$$I_E = f(V_{BE}, V_{BC})$$


$$I_C = f(V_{BE}, V_{BC})$$

Restringendo il modello alla sola regione normale posso supporre $I_R = 0$, con questa supposizione sto dicendo che I_C è causata solamente dagli elettroni provenienti da E, non ho quindi lacune che diffondono dalla B verso C $\rightarrow I_E = I_F$ ed $I_C = \alpha_F I_F$
 $\rightarrow I_E = f(V_{BE}) \quad I_C = f(V_{BE})$.

Nel caso di regione normale le correnti di collettore ed emettitore dipenderanno solo da V_{BE} .



In regione normale, dove quindi B-E è in diretta e B-C è in inversa ($V_{BE} > 0$, $V_{CB} > 0$): la corrente I_C dipende solamente dalla tensione sulla giunzione B-E, essa inoltre cresce esponenzialmente rispetto a tale tensione.



In regione di saturazione, dove quindi entrambe le giunzioni B-E e B-C sono in diretta ($V_{BE} > 0, V_{CB} < 0$) la corrente dipende anche da V_{BC} :

notare come la corrente I_C dipenda dalla tensione V_{CB} solo quando essa è negativa (condizione di saturazione), nel momento in cui V_{CB} diventa positiva si passa alle condizioni di regione normale in cui la I_C dipende solo da V_{BE} .

Modello di Ebers-Moll a 3 parametri:

Il modello di Ebers-Moll può essere semplificato in modo da ottenere solo 3 parametri.

Viene definita una condizione di reciprocità:

$$\alpha_F I_{ES} = \alpha_R I_{CS} = I_S$$

Posso affermare questo perché sono entrambe correnti inverse di saturazione di giunzioni uguali, quindi finché la struttura del BJT rimane simmetrica la semplificazione rimane valida.

Così è possibile consolidare i parametri α_F e α_R in un unico parametro I_S :

$$I_t = \beta_F I_{BE} - \beta_R I_{BC} = \alpha_F I_F - \alpha_R I_R = \alpha_F I_{ES} \left[\exp\left(\frac{V_{BE}}{V_{th}}\right) - 1 \right] - \alpha_R I_{CS} \left[\exp\left(\frac{V_{BC}}{V_{th}}\right) - 1 \right] = I_S \left[\exp\left(\frac{V_{BE}}{V_{th}}\right) - \exp\left(\frac{V_{BC}}{V_{th}}\right) \right]$$

Inoltre, basandosi sul circuito qui a fianco:

$$I_E = I_{BE} + I_t = I_{BE} + \beta_F I_{BE} - \beta_R I_{BC} = I_{BE}(1 + \beta_F) - \beta_R I_{BC}$$

Tornando al modello a 4 parametri, definiamo:

$$\beta_F = \frac{\alpha_F}{1 - \alpha_F} \rightarrow \alpha_F = \frac{\beta_F}{1 + \beta_F}$$

$$\beta_R = \frac{\alpha_R}{1 - \alpha_R} \rightarrow \alpha_R = \frac{\beta_R}{1 + \beta_R}$$

Quindi:

$$\begin{aligned} I_E &= I_F - \alpha_R I_R = I_F - \frac{\beta_R}{1 + \beta_R} I_R \\ &= \frac{1 + \beta_F}{1 + \beta_F} I_F - \frac{\beta_R}{1 + \beta_R} I_R \\ &= (1 + \beta_F) \frac{I_F}{1 + \beta_F} - \beta_R \frac{I_R}{1 + \beta_R} \end{aligned}$$

Eguagliando le espressioni di I_E ottenute dai due modelli:

$$(1 + \beta_F) I_{BE} - \beta_R I_{BC} = (1 + \beta_F) \frac{I_F}{1 + \beta_F} - \beta_R \frac{I_R}{1 + \beta_R}$$

Otengo che:


$$I_{BE} = \frac{I_F}{1 + \beta_F} \quad I_{BC} = \frac{I_R}{1 + \beta_R}$$

Sostituendo nel modello a 4 parametri:

$$I_E = (1 + \beta_F) I_{BE} - \beta_R I_{BC}$$

Seguendo lo stesso procedimento per I_C si ottiene:

$$I_C = \beta_F I_{BE} - (1 + \beta_R) I_{BC}$$




11- Effetto Early

Abbiamo precedentemente notato come, nel BJT ideale in regione normale, la I_C dipende solamente da V_{BE} , non da V_{CE} .

L'effetto Early introduce una non idealità che provoca una lieve dipendenza lineare di I_C da V_{CE} .

L'effetto Early può essere descritto utilizzando un'unico parametro V_A .



Origine effetto Early:

Sfruttando le concentrazioni di portatori per le giunzioni **all'equilibrio**: nella base, n dipende dal potenziale:


$$n(x=0) = \frac{n_i^2}{N_A} \exp\left(\frac{V_{BE}}{V_{th}}\right)$$

$$n(x=W_B) = \frac{n_i^2}{N_A} \exp\left(\frac{V_{BC}}{V_{th}}\right)$$

Dove V_{BE} e V_{BC} sono i valori che assume $V(x)$ agli estremi.

Studio della corrente di saturazione I_t che è definita come:

$$I_t = -qAD_n \frac{dn}{dx}$$



Dove:

- q : carica dell'elettrone
- A : area della giunzione
- D_n : coefficiente di diffusione degli elettroni

Con $\frac{dn}{dx}$ gradiente di concentrazione dei portatori di carica attraverso la base:

$$\frac{dn}{dx} = \frac{1}{W_B} \cdot \left[\frac{n_i^2}{N_A} \exp\left(\frac{V_{BC}}{V_{th}}\right) - \frac{n_i^2}{N_A} \exp\left(\frac{V_{BE}}{V_{th}}\right) \right] = \frac{n_i^2}{W_B N_A} \cdot \left[\exp\left(\frac{V_{BC}}{V_{th}}\right) - \exp\left(\frac{V_{BE}}{V_{th}}\right) \right]$$

Quindi:


$$I_t = qAD_n \frac{n_i^2}{W_B N_A} \left[\exp\left(\frac{V_{BE}}{V_{th}}\right) - \exp\left(\frac{V_{BC}}{V_{th}}\right) \right]$$

Da questo, considerando l'espressione di I_t ottenuta nel modello a tre parametri, segue che:

$$I_S = qAD_n \frac{n_i^2}{W_B N_A}$$

Dalla formula di I_S appena ottenuta si può dedurre che la corrente di saturazione del BJT dipende dalla larghezza della base, più essa è stretta, più la corrente di saturazione è alta.

Tornando all'effetto Early, tenendo in considerazione i risultati appena ottenuti nello studio della corrente di saturazione: l'aumento della tensione V_{CB} allarga la regione svuotata della giunzione BC, questo causa il restringimento della base. Dato che la corrente di saturazione è inversamente proporzionale alla larghezza di base essa tenderà ad aumentare.




Per aggiungere l'effetto Early nel modello di Ebers-Moll si tiene conto di risultati sperimentali che dimostrano la dipendenza lineare di I_C da V_{CB} in regione lineare; inoltre gli andamenti di I_C variando V_{BE} hanno un'unica intercetta sull'asse x corrispondente alla tensione $-V_A$, essa verrà chiamata tensione di Early.

$$I_C = I_S \exp\left(\frac{V_{BE}}{V_{th}}\right) \left(1 + \frac{V_{CB}}{V_A}\right)$$

Di solito $V_{CB} \gg V_{BE} \rightarrow V_{CE} = V_{CB} - V_{BE} \approx V_{CB}$:

$I_C \approx I_S \exp\left(\frac{V_{BE}}{V_{th}}\right) \left(1 + \frac{V_{CE}}{V_A}\right)$ la parte in blu corrisponde ad I_C calcolata con $V_{CB} = 0$



Considerando anche l'effetto Early in regione normale le correnti sono ancora proporzionali? No, se cresce V_{CB} , aumenta I_C ma non I_B . Per mantenere la proporzionalità devo fissare la tensione V_{CB} , questo mi porterà ad avere un coefficiente di proporzionalità che è funzione di V_{CB} : definiamo quindi β_{F0} come il guadagno di corrente a $V_{CB} = 0$. Se non tengo conto dell'effetto Early posso scrivere $I_C = \beta_{F0} I_B$, altrimenti dovrò calcolare:

$$\beta_F = \beta_{F0} \left(1 + \frac{V_{CB}}{V_A}\right) \rightarrow I_C = I_B \beta_{F0} \left(1 + \frac{V_{CB}}{V_A}\right)$$

Per limitare l'effetto Early posso aumentare la concentrazione di drogante nella base, così facendo riduco la W_{dep} .

12- Tutti gli effetti di non idealità nel BJT (Effetto Early, Cjo)

L'effetto Early è stato spiegato in dettaglio nella domanda precedente.

Per quando riguarda gli effetti reattivi, il BJT è composto da due giunzioni PN affiancate. Se consideriamo di essere in regione normale una delle due giunzioni (BC) sarà in inversa e l'altra (BE) in diretta. Si possono quindi utilizzare le formule ricavate in precedenza per i diodi.

Per la giunzione CB in polarizzazione inversa calcolo la capacità di giunzione dovuta alla carica spaziale:

$$C_{BC} = \frac{dQ_n}{dV_{CB}} = C_{j0} \cdot \frac{1}{\sqrt{1 - \frac{V_{CB}}{\Phi_j}}}$$

Per la giunzione BE in polarizzazione diretta calcolo la capacità di diffusione dovuta alla carica mobile dentro la base:

$$C_{BC} = \frac{dQ_B}{dV_{BE}}$$

Con:

$$Q_B = qA \frac{W_B n_i^2}{2N_A} \left[\exp\left(\frac{V_{BE}}{V_{th}}\right) - \exp\left(\frac{V_{BC}}{V_{th}}\right) \right]$$

$$I_t = qAD_n \frac{n_i^2}{W_B N_A} \left[\exp\left(\frac{V_{BE}}{V_{th}}\right) - \exp\left(\frac{V_{BC}}{V_{th}}\right) \right]$$

Definisco τ_F come il tempo di transito in base:

$$\tau_F = \frac{W_B^2}{2D_n} = \frac{W_B^2}{2V_{th}\mu_n} \rightarrow Q_B = \tau_F I_t$$


Di conseguenza:

$$C_{BE} = \frac{dQ_B}{dV_{BE}} = \tau_F \cdot \frac{dI_t}{dV_{BE}} \approx \frac{\tau_F I_t}{V_{th}} \Rightarrow C_{BE} = \frac{\tau_F I_C}{V_{th}}$$

Perché posso supporre che $I_t \approx I_C$ in regione normale.

13- MOS

Il MOS ha una struttura simile a quella di un condensatore dotato però di anodo e catodo composti da diversi materiali. I due materiali utilizzati nel MOS sono un metallo ed un semiconduttore separati da un isolante. Ogni materiale ha intrinsecamente una funzione di lavoro che rappresenta la quantità di energia necessaria per "staccare" un elettrone da un atomo. Per motivi che tralascio nel momento in cui vengono affiancati due



materiali con funzioni di lavoro diverse si crea una differenza di potenziale. Conseguenza del fenomeno appena riportato è che nel MOS, senza applicare nessuna tensione esterna V_g tra bulk e gate, verrà a crearsi una differenza di potenziale V_0 (condensatore carico anche "a vuoto"), per azzerare questo gradiente sarà necessario imprimere una tensione $V_g = -V_0 = V_{fb}$ opposta alla tensione del MOS (in modo da annullare la tensione tra i due piatti $\rightarrow$ condensatore scarico).

Il valore di questa V_{FB} dipende dai materiali e dalle concentrazioni di drogaggio del Si, in generale però:

- p-Si $\rightarrow V_{fb} < 0$
- n-Si $\rightarrow V_{fb} > 0$

Lo studio che segue è stato fatto ponendo lo zero del potenziale in profondità nel substrato di **p-Si**. Variando la tensione V_g applicata modifico la carica sulle facce del "condensatore" e, di conseguenza, modifico il profilo di potenziale che viene a crearsi all'interno del MOS.

Definita la carica come:

$$q = -C_{ox} \cdot (V_g - V_{fb})$$

ottenuta tramite leggi del condensatore.

$V_g = 0$:

La tensione ai capi del condensatore è:

$$V_g - V_{fb} = -V_{fb} = V_0$$

il profilo di potenziale sarà quindi più alto nel gate (metallo).

Per quanto riguarda la carica:

$$q = V_{fb} \cdot C_{ox} \rightarrow q < 0 \text{ (essendo p-Si } V_{fb} < 0)$$

la carica negativa sarà evidentemente causata da un accumulo di elettroni all'interfaccia p-Si $\leftrightarrow$ Ox.



$V_g = V_{fb}$:

La tensione ai capi del condensatore è:

$$V_g - V_{fb} = 0$$

il profilo di potenziale sarà di conseguenza piatto.

Per quanto riguarda la carica: $q = 0$.



$V_g < V_{fb}$ ACCUMULAZIONE:

La tensione ai capi del condensatore è:

$$V_g - V_{fb} < 0$$


il profilo di potenziale sarà quindi più alto nel substrato.

Per quanto riguarda la carica:

$$q = -C_{ox} \cdot (V_g - V_{fb}) \rightarrow q > 0$$

la carica positiva è causata da un accumulo di lacune all'interfaccia p-Si $\leftrightarrow$ Ox.

Questa regione di funzionamento è detta **accumulazione**.

 **$V_g > V_{fb}$ SVUOTAMENTO ($V_g < V_T$):**

La carica ai capi del condensatore è:

$$V_g - V_{fb} > 0$$

il profilo di potenziale sarà quindi più alto nel gate (metallo).

Per quanto riguarda la carica:

$$q = V_{fb} \cdot C_{ox} \rightarrow q < 0$$

All'interfaccia p-Si $\leftrightarrow$ Ox verrà quindi a crearsi carica negativa (n cresce, p cala).

La carica negativa sopracitata sarà dovuta in parte alla carica mobile (di inversione, dato che siamo nel p-Si):


$$\rho_{inv} = -qn$$

ed in parte alla carica fissa:

$$\rho_D = q(p - N_A^-)$$

Per V_g minore di una certa V_T che definiremo poi, posso assumere che vicino all'interfaccia p-Si $\leftrightarrow$ Ox non esista carica mobile, di conseguenza $\rho_D \gg \rho_{inv}$ (le lacune del p-Si presenti all'interfaccia hanno ricombinato con un elettrone ma la V_g non è abbastanza alta per fare in modo di portare ulteriori elettroni che non avrebbero modo di ricombinare).

Questa regione di funzionamento in cui l'interfaccia viene svuotata dalle lacune è detta appunto regione di **svuotamento**.

 **$V_g \gg V_{fb}$ INVERSIONE ($V_g > V_T$):**

Aumentando ulteriormente V_g , la carica negativa mobile che nel caso dello svuotamento avevamo trascurato, diventa significativa. Arriverò ad un punto in cui la concentrazione di elettroni sarà molto superiore a quella delle lacune, proprio come se il substrato (normalmente p-Si) all'interfaccia fosse n-Si, per questo si chiama regione di **inversione**.

Analizzando le concentrazioni di cariche all'interfaccia ($z = 0$ è fissato sull'interfaccia p-Si $\leftrightarrow$ Ox):

$$n_s = n(z = 0) = n_0 \exp\left(\frac{\psi_s}{V_{th}}\right) \quad p_s = p(z = 0) = p_0 \exp\left(-\frac{\psi_s}{V_{th}}\right)$$

Dato che stiamo parlando di p-Si so che $n_0 = \frac{n_i^2}{N_A}$ mentre $p_0 = N_A$.


Per definizione il passaggio all'inversione si ottiene quando la concentrazione di elettroni all'interfaccia diventa uguale o maggiore al valore del doping nel substrato ($n_s = N_A$), la tensione che è necessario imprimere per raggiungere questa condizione è chiamata V_T (tensione di soglia).

Al fine di calcolare la tensione di soglia del mosfet c'è bisogno di analizzare i contributi che i diversi strati danno quando messi nelle condizioni di inversione.

Iniziamo con l'individuare il valore del potenziale all'interfaccia p-Si $\leftrightarrow$ Ox:

$$n_s = N_A = \frac{n_i^2}{N_A} \exp\left(\frac{\psi_s}{V_{th}}\right) \rightarrow \psi_s = 2 \cdot V_{th} \ln\left(\frac{N_A}{n_i}\right) = 2\psi_F$$

dove ψ_F è una quantità che dipende solo da parametri tecnologici.



Procedendo con il calcolo di V_T passiamo a calcolare V_{ox} , per fare ciò è necessario fare una valutazione della carica sulle armature e del campo elettrico all'interno dell'ossido quando $V_g > V_{fb}$.

Siano $Q_M = -Q_S$ le cariche per unità d'area nel metallo e nel semiconduttore (stesso valore ma segno opposto essendo facce del condensatore).

La carica nel semiconduttore è scomponibile in componente dovuta alla carica fissa e componente dovuta alla carica mobile:

$$Q_S = Q_D + Q_{inv}$$

Passiamo al flusso del campo elettrico interno all'ossido partendo dalla legge di Gauss:

$$F_{Ox} = \frac{Q_M}{\epsilon_{Ox}} = -\frac{Q_S}{\epsilon_{Ox}}$$

Ora, ricordando la legge generale dei condensatori $Q = CV$ e quella particolare del condensatore a facce piane $C = \frac{\epsilon}{d}$ posso scrivere che:

$$Q_M = \frac{\epsilon_{Ox}}{T_{Ox}} \cdot V_{Ox} \quad \text{con} \quad \frac{\epsilon_{Ox}}{T_{Ox}} = C_{Ox} \rightarrow F_{Ox} = \frac{Q_M}{\epsilon_{Ox}} = \frac{V_{Ox}}{T_{Ox}} = \frac{V_G - V_{fb} - \psi_S}{T_{Ox}} = -\frac{Q_S}{\epsilon_{Ox}}$$

Da cui:

$$V_G - V_{fb} - \psi_S = -\frac{Q_S}{\epsilon_{Ox}} T_{Ox} = -\frac{Q_S}{C_{Ox}} \rightarrow Q_S = -C_{Ox}(V_G - V_{fb} - \psi_S)$$

Ora, partendo dalla densità di carica fissa: $\rho_D = q(p - N_A^-)$ che può essere semplificata se supponiamo, essendo in svuotamento, che non ci siano lacune non ricombinate $\rho_D = -qN_A^-$, posso calcolare la carica fissa nel semiconduttore:

$$Q_D = -qN_A^- W_D$$

per farlo ho integrato la densità di carica su tutta la regione di svuotamento, supponendo ρ_D costante al suo interno e nulla al suo esterno.

Utilizzando la stessa formula precedentemente utilizzata per calcolare il flusso nell'ossido calcolo il flusso nel substrato. Suppongo $Q_S \approx Q_D$ dato che in svuotamento $Q_D \gg Q_{inv}$ (condizione non valida in inversione ma è comunque ragionevole utilizzarla dato che avrò inversione soltanto all'interfaccia, la maggior parte del substrato rimane comunque in svuotamento):

- Interfaccia: $F(z = 0^+) = -\frac{Q_S}{\epsilon_{Si}} \approx -\frac{Q_D}{\epsilon_{Si}} = \frac{qN_A^- W_D}{\epsilon_{Si}}$
- reg. svuot.: $F(z) \approx \frac{qN_A^-}{\epsilon_{Si}} \cdot z$

Integrando su z l'espressione del flusso nella regione di svuotamento trovo il potenziale:

$$\psi_S = \frac{qN_A^-}{2\epsilon_{Si}} W_D^2 \rightarrow W_D = \sqrt{\frac{2\epsilon_{Si}\psi_S}{qN_A^-}}$$

Da cui, utilizzando la formula di Q_D precedente:


$$Q_S \approx Q_D = -qN_A^- W_D = -\sqrt{2qN_A^- \epsilon_{Si} \psi_S} = -\gamma C_{Ox} \sqrt{2\psi_F}$$

Con $\gamma = \frac{\sqrt{2qN_A^- \epsilon_{Si}}}{C_{Ox}}$ così da semplificare

$$V_{Ox} = V_G - V_{fb} - \psi_S = -\frac{Q_S}{\epsilon_{Ox}} T_{Ox} = -\frac{Q_S}{C_{Ox}} = \frac{\gamma C_{Ox} \sqrt{2\psi_F}}{C_{Ox}} = \gamma \sqrt{2\psi_F}$$

Ora, sommo le componenti di V_T ottenute:

$$V_T = V_{fb} + \psi_S + V_{Ox} = V_{fb} + 2\psi_F + \gamma \sqrt{2\psi_F}$$



Quella che nelle formule è z , nell'immagine è x


14- MOSFET

Il MOSFET è un tipo di transistor, il suo nome è l'acronimo di Metal-Oxide-Semiconductor Field-Effect-Transistor.

Alla base di questo componente c'è il MOS, un sandwich di Metallo-Ossido-Semiconduttore, al quale vengono aggiunti due terminali con drogaggio opposto rispetto a quello del substrato chiamati source e drain. Sotto determinate condizioni si verrà a creare un canale conduttivo nel substrato che separa source e drain il quale permetterà il passaggio della corrente I_{DS} .

Questa struttura implica la creazione di due giunzioni PN tra source/drain e gate, esse non dovranno mai essere mandate in diretta, altrimenti si ottiene un BJT.

Ora studiamo più approfonditamente l'n-MOSFET, tenendo presente che nel caso di p-MOSFET le conclusioni sono molto simili, solo opposte. L'n-MOSFET sarà composto da un substrato di p-Si mentre source e drain saranno di n-Si, per rispettare la condizione di obbligatoria inversione delle giunzioni PN sarà necessario mantenere $V_{SB}, V_{DB} \geq 0$. Tipicamente si pone $V_B = V_S = 0$ in modo da utilizzare soltanto V_D per controllare la corrente attraverso il transistor ($V_{DB} \geq 0, V_{DS} \geq 0$).



Detto questo, andiamo a studiare come il componente MOS all'interno del MOSFET andrà ad influenzarne il funzionamento.

MOSfet in accumulazione $V_{GS}(=V_{GB}) \leq V_{fb}$:

giunzione S-B all'equilibrio, mentre giunzione D-B in inversa $\rightarrow I_{DS} = 0$ indipendentemente dalla tensione $V_{DS} \rightarrow$ **MOSFET OFF**

MOSfet in svuotamento $V_{fb} < V_{GS} < V_T$:

la tensione di gate svuota dalle lacune il substrato p-Si, la regione di svuotamento si estende a tutto il silicio che sta tra source e drain $\rightarrow$ nella regione di svuotamento non c'è carica libera $\rightarrow$ regione di svuotamento non conduce

$\rightarrow I_{DS} = 0$ indipendentemente da $V_{DS} \rightarrow$ **MOSFET OFF**

MOSfet in inversione $V_{GS} > V_T$:

la tensione di gate è sufficientemente alta per invertire il Si, questo crea uno strato di elettroni liberi all'interfaccia $\rightarrow$ creazione del CANALE CONDUTTIVO di n-Si tra source e drain $\rightarrow$ source e drain, non avendo più giunzioni che li separano, saranno collegati elettricamente $\rightarrow I_{DS} > 0$ dato che $V_{DS} > 0 \rightarrow$ **MOSFET ON**

Maggiore è la tensione V_{GS} , maggiore è il numero di elettroni all'interfaccia, il canale è più conduttivo, e, a parità di V_{DS} la corrente I_{DS} aumenta.

La corrente I_{DS} che scorre tra drain e source è quindi funzione della V_{GS} applicata sul terminale di gate, questo mi porta ad avere l'**effetto valvola** anche nel MOSFET.

Questi sono i casi di funzionamento nel caso dell'n-MOSFET, il quale avrà quindi source e gate di n-Si, substrato di p-Si e canale conduttivo formato da elettroni.

Nel caso del p-MOSFET sarà tutto invertito, avrò quindi source e gate di p-Si, substrato di n-Si e canale conduttivo formato da lacune.

15- Effetto Body

Fino ad ora avevamo studiato il MOSFET utilizzando le condizioni di funzionamento così come le avevamo calcolate prendendo in analisi soltanto il MOS. Questa è una semplificazione lecita al netto che le giunzioni S-B e D-B siano in equilibrio, in questo modo esse non hanno effetti sulla carica interna al substrato. È per questo che precedentemente era stata posta $V_{SB} = 0$.

Se $V_{SB} > 0$ la giunzione S-B andrà fuori equilibrio, di conseguenza la carica interna al substrato sarà funzione anche di V_S , idem per la giunzione V_{DB} e V_D .

È possibile dimostrare, utilizzando modelli dei semiconduttori in condizioni di disequilibrio, che:

$$\psi_S = 2\psi_F + V_{SB}$$

di conseguenza all'aumentare di V_{SB} aumenterà anche ψ_S cioè la caduta di potenziale nel semiconduttore.

Con questa nuova formula di ψ_S andiamo a ricalcolare la carica fissa Q_D e la larghezza della regione di svuotamento W_D

$$Q_D = -\gamma C_{OX} \sqrt{\psi_S} = -\gamma C_{OX} \sqrt{2\psi_F + V_{SB}} \quad W_D = \sqrt{\frac{2\epsilon_{Si}(2\psi_F + V_{SB})}{qN_A}}$$

Questo influenza la tensione di soglia:

$$V_{GB,T} = V_{fb} + 2\psi_F + V_{SB} + \gamma \sqrt{2\psi_F + V_{SB}} = V_{T0} - \gamma \sqrt{2\psi_F} + V_{SB} + \gamma \sqrt{2\psi_F + V_{SB}}$$

$$\rightarrow V_{GB,T} - V_{SB} = V_{T0} + \gamma (\sqrt{2\psi_F + V_{SB}} - \sqrt{2\psi_F}) = V_{GS,T}$$

Quindi, la tensione di soglia se teniamo conto anche dell'effetto body risulterà:

$$V_T = V_{T0} + \gamma (\sqrt{2\psi_F + V_{SB}} - \sqrt{2\psi_F}) \quad \text{oppure} \quad V_T = V_{fb} + 2\psi_F + \gamma \sqrt{2\psi_F + V_{SB}}$$

La γ ottenuta ora avrà ovviamente formula diversa rispetto a quella ottenuta nello studio senza effetto body, in questo caso γ sarà chiamata fattore di effetto body ($0.3 \div 0.5 \sqrt{V}$).

Ricapitolando, l'effetto body:

- aumenta la caduta nel semiconduttore $\psi_S = 2\psi_F + V_{SB}$
- aumenta la carica di svuotamento e la regione di svuotamento
- aumenta la tensione di soglia $V_T = V_{T0} + \gamma (\sqrt{2\psi_F + V_{SB}} - \sqrt{2\psi_F})$

16- Modelli delle correnti nel MOSFET

Supponendo di essere in condizione di MOSFET ON (presenza di canale di inversione), c'è bisogno di un modello che permetta di calcolare la corrente che passa tra source e drain in funzione delle tensioni applicate sui terminali di controllo del transistor.

Utilizzando la formula ottenuta in precedenza del potenziale all'interfaccia influenzato dalle giunzioni in disequilibrio è possibile notare che, ipotizzando sempre $V_B = 0$:

se $V_S = V_D$: $\psi_S \approx 2 \cdot \psi_F + V_{SB} = 2 \cdot \psi_F + V_S = 2 \cdot \psi_F + V_D \rightarrow \psi_S$ è costante su tutta la larghezza L del substrato

se $V_S \neq V_D$: ψ_S sarà funzione di x dato che la $V_{SB} \neq V_{DB}$


$$\psi_S(x=0) = 2 \cdot \psi_F + V_{SB}$$

$$\psi_S(x=L) = 2 \cdot \psi_F + V_{DB}$$

Quindi posso scrivere, ponendo l'origine dell'asse x all'interfaccia S-B

$$\psi_S = 2\psi_F + V_{SB} + V(x)$$

Dove $V(x=0) = 0$ e $V(x=L) = V_{DS}$



Ora, appurato che la differenza di potenziale all'interfaccia ψ_S è funzione della posizione x mi ricavo la Q_{inv} a partire dalla formula già utilizzata in precedenza utilizzando la nuova equazione di ψ_S :

$$V_{GB} - V_{fb} - \psi_S = -\frac{Q_{inv} + Q_D}{C_{ox}}$$

con $Q_D \approx -\gamma C_{ox} \sqrt{2\psi_F + V_{SB}}$ e $\psi_S = 2\psi_F + V_{SB} + V(x)$

$$V_{GB} - V_{fb} - 2\psi_F - V_{SB} - V(x) = -\frac{Q_{inv} + Q_D}{C_{ox}}$$

$$\rightarrow V_{GS} = V_{fb} + 2\psi_F + V(x) - \frac{Q_D}{C_{ox}} - \frac{Q_{inv}}{C_{ox}} = V_{fb} + 2\psi_F + V(x) + \gamma \sqrt{2\psi_F + V_{SB}} - \frac{Q_{inv}}{C_{ox}}$$

$$\rightarrow V_{GS} = V_T + V(x) - \frac{Q_{inv}}{C_{ox}}$$

$$\rightarrow Q_{inv}(x) = -C_{ox}[V_{GS} - V_T - V(x)]$$

Dall'equazione della carica libera appena ottenuta si capisce che, se $V_S < V_D \rightarrow V(x) \geq 0 \rightarrow$ la carica si riduce man mano che mi avvicino al drain $\rightarrow$ canale meno conduttivo.

In generale $J = -Q(x) \cdot v(x)$ dove J è la corrente per unità di larghezza, Q la carica per unità d'area e la velocità degli elettroni $v(x) = -\mu_n E_x = \mu_n \frac{dV}{dx}$, quindi:

$$J_{DS} = \frac{I_{DS}}{W} = -Q_{inv}(x) \cdot v(x) \rightarrow I_{DS} = -Q_{inv}(x) \cdot v(x) \cdot W$$

$$\rightarrow I_{DS} = W \mu_n C_{ox} [V_{GS} - V_T - V(x)] \cdot \frac{dV}{dx}$$

Ora, pongo $\beta_n' = \mu_n C_{ox}$ come parametro della conducibilità intrinseca del MOSFET (indipendente da dimensione) ed integro entrambi i membri in modo da eliminare la derivata:

$$\int_0^L I_{DS} dx = W \beta_n' \int_0^L [V_{GS} - V_T - V(x)] \frac{dV}{dx} dx = W \beta_n' \int_0^{V_{DS}} [V_{GS} - V_T - V(x)] dV$$

$$\rightarrow I_{DS} \cdot L = W \frac{\beta_n'}{2} [2(V_{GS} - V_T)V_{DS} - V_{DS}^2]$$

$$\rightarrow I_{DS} = \frac{W}{L} \cdot \frac{\beta_n'}{2} [2(V_{GS} - V_T)V_{DS} - V_{DS}^2]$$

pongo $S = \frac{W}{L}$ come fattore di forma del MOSFET e $\beta_n = \beta_n' \cdot S$ come parametro della conducibilità del MOSFET dipendente dalle dimensioni ed ottengo:

$$I_{DS} = \beta_n \left[(V_{GS} - V_T)V_{DS} - \frac{1}{2}V_{DS}^2 \right]$$

Studiando l'equazione di I_{DS} in funzione di V_{DS} mantenendo costante V_{GS} è possibile notare come essa assuma un andamento parabolico con il massimo che coincide con il valore $V_{DS} = V_{GS} - V_T$.


Cosa succede su questo punto di massimo?

$$Q_{inv}(L) = -C_{ox}[V_{GS} - V_T - V_{DS}] = -C_{ox}[V_{GS} - V_T - V_{GS} + V_T] = 0$$

In fondo al canale sono alla soglia dell'inversione, per $V_{DS} > V_{GS} - V_T$ il modello farebbe addirittura cambiare segno alla carica di inversione, il che non è possibile dato che stiamo sempre parlando di elettroni, il modello non è più corretto.

Restringo quindi la validità del modello ricavato in precedenza alla regione

$V_{DS} \leq V_{GS} - V_T$ che verrà chiamata regione **TRIODO** o LINEARE



Modifichiamo ora il modello precedente in modo che valga nella regione

$V_{DS} > V_{GS} - V_T$, questa regione verrà chiamata di **SATURAZIONE**. In questa regione il canale si "strozza" nei pressi del drain (PINCH OFF del canale), in questa zona rimane pochissima carica libera che causa alta resistività e alte cadute di potenziale, verrà così a generarsi un campo $E_x(x=L)$ molto grande con conseguente $v(x=L)$ molto alta.

In questa regione i modelli matematici si complicano notevolmente ma qualitativamente è possibile notare una dipendenza della I_{DS} da V_{DS} molto più debole, di conseguenza la corrente I_{DS} per $V_{DS} > V_{GS} - V_T$ cresce molto più lentamente rispetto alla regione triodo. Viene definita $V_{DSat} = V_{GS} - V_T$ tensione di saturazione del MOSFET.

Proprio perché nella regione di saturazione la dipendenza di I_{DS} rispetto a V_{DS} è molto più debole, per adattare il modello precedente semplicemente prolungo le condizioni che ho su V_{DSat} a tutta la regione di saturazione, partendo quindi dal modello valido in regione triodo pongo $V_{DS} = V_{GS} - V_T$:

$$I_{DS} = \beta_n \left[(V_{GS} - V_T)V_{DS} - \frac{1}{2}V_{DS}^2 \right] = \frac{\beta_n}{2}(V_{GS} - V_T)^2$$

Per ottenere il modello precedente in regione di saturazione abbiamo attuato una semplificazione abbastanza brutale ed abbiamo ottenuto un modello in cui la I_{DS} è totalmente indipendente dalla V_{DS} , tuttavia, sperimentalmente è possibile notare un modesto aumento lineare di I_{DS} con V_{DS} , per questo, basandosi su dati empirici, il modello viene spesso corretto aggiungendo un fattore λ di modulazione della lunghezza di canale:

$$I_{DS} = \frac{\beta_n}{2}(V_{GS} - V_T)^2(1 + \lambda V_{DS})$$

I modelli nelle varie regioni di funzionamento devono incontrarsi nei punti di transizione, di conseguenza devo correggere anche il modello per la regione triodo:

$$I_{DS} = \beta_n \left[(V_{GS} - V_T)V_{DS} - \frac{1}{2}V_{DS}^2 \right] (1 + \lambda V_{DS})$$

17- Modello delle capacità nel MOSFET

Il fatto che il MOSFET sia basato sul condensatore MOS rende scontata la presenza di effetti reattivi nella struttura.

Q_{inv} e Q_D dipendono da V_{GS} , V_{DS} e V_{SB} in maniera non lineare, di conseguenza le capacità che descrivono gli effetti reattivi nel MOSFET dipendono dal punto di lavoro, quindi non sono costanti.

Esamineremo gli effetti reattivi intrinseci del MOSFET, legati quindi al fatto che nella struttura è presente un condensatore MOS, essi saranno dovuti alla carica indotta nel substrato dal terminale di gate, ma esamineremo anche gli effetti reattivi parassiti legati alle non idealità della struttura e agli effetti di bordo.

Ora procediamo analizzando gli effetti reattivi intrinseci nelle varie regioni di funzionamento:

- Regione **TRIODO**:

n-MOSFET ON, V_{DS} piccola perché non ho pinch off del canale $\rightarrow V_{DS} \ll V_{GS} - V_T$

La carica è data dalla formula definita in precedenza:

$$Q_{inv}(x) = -C_{ox}[V_{GS} - V_T - V(x)]$$

Essendo V_{DS} molto più piccola di $V_{GS} - V_T$ posso approssimare dicendo che il canale n ha carica uniforme tra drain e source, di conseguenza posso considerare anche la resistività dello strato invertito costante, questo mi causa una caduta di potenziale lineare tra source e drain:

$$V(x) = V_{DS} \cdot \frac{x}{L}$$

Per trovare la carica totale di canale integro la carica di inversione su tutta la lunghezza L del canale e moltiplico per la larghezza W :

$$\begin{aligned} |Q_{CH}| &= W \int_0^L C_{ox}[V_{GS} - V_T - V(x)] dx \\ &= WLC_{ox} \left(V_{GS} - V_T - \frac{V_{DS}}{2} \right) \quad \text{pongo } V_{DS} = V_{DG} + V_{GS} \\ &= WLC_{ox} \left(V_{GS} - V_T - \frac{V_{DG}}{2} - \frac{V_{GS}}{2} \right) \\ &= WLC_{ox} \left(\frac{V_{GS}}{2} + \frac{V_{GD}}{2} - V_T \right) \end{aligned}$$

Ottingo una carica di canale dipendente da V_{GS} e da V_{GD} dalla quale posso ricavare le capacità differenziali tra i terminali G-S e G-D:

$$C_{GSC} = \frac{\partial |Q_{CH}|}{\partial V_{GS}} = \frac{1}{2} WLC_{OX}$$

$$C_{GDC} = \frac{\partial |Q_{CH}|}{\partial V_{GD}} = \frac{1}{2} WLC_{OX}$$

- Regione **SATURAZIONE:**

n-MOSFET ON, $V_{DS} > V_{GS} - V_T$, c'è pinch off del canale.

Il canale n risulta avere carica libera non uniforme tra drain e source, a causa del pinch off ho molta meno carica libera nei pressi del drain, la resistività cresce e ho caduta di potenziale.

Posso pensare $V(x)$ a profilo parabolico con vertice su $x = 0$:

$$V(x) \approx \frac{V_{DS}}{L^2} \cdot x^2$$

Pongo come condizione di essere ai limiti della saturazione: $V_{DS} = V_{GS} - V_T$

Sfruttando la formula della carica di inversione mi calcolo la carica di canale nello stesso modo utilizzato anche nel caso triodo:

$$\begin{aligned} |Q_{CH}| &= W \int_0^L C_{OX} [V_{GS} - V_T - V(x)] dx \\ &= W \int_0^L C_{OX} \left[V_{GS} - V_T - \frac{V_{DS}}{L^2} x^2 \right] dx \\ &= WLC_{OX} V_{GS} - WLC_{OX} V_T - WC_{OX} \frac{V_{DS}}{L^2} \int_0^L x^2 dx \\ &= WLC_{OX} (V_{GS} - V_T) - WC_{OX} \frac{V_{DS}}{L^2} \left[\frac{1}{3} x^3 \right]_0^L \\ &= WLC_{OX} \left(V_{GS} - V_T - \frac{1}{3} V_{DS} \right) \quad \text{con } V_{DS} = V_{GS} - V_T \\ &= WLC_{OX} \left(V_{GS} - V_T - \frac{1}{3} V_{GS} + \frac{1}{3} V_T \right) \\ &= \frac{2}{3} WLC_{OX} (V_{GS} - V_T) \end{aligned}$$

Ottingo una carica di canale dipendente solamente da V_{GS} da cui mi calcolo le capacità di canale:

$$C_{GSC} = \frac{\partial |Q_{CH}|}{\partial V_{GS}} = \frac{2}{3} WLC_{OX}$$

$$C_{GDC} = \frac{\partial |Q_{CH}|}{\partial V_{GD}} = 0$$

Quando il MOSFET è ON la carica di svuotamento (carica negativa fissa dovuta alla ricombinazione delle lacune del p-Si con elettroni) è praticamente costante ed è indipendente dalle tensioni applicate, di conseguenza non induce effetti reattivi tra gate e bulk. In condizioni di triodo e di saturazione gli unici effetti reattivi intrinseci da valutare nello studio delle capacità del MOSFET sono quindi quelli dovuti alla carica Q_{CH} che dipende soltanto da V_{GS} e V_{DS} .

- **MOSFET OFF:**

quando il MOSFET è OFF non ho canale conduttivo, di conseguenza non ci sarà carica di inversione, la carica di svuotamento vale:

$$Q_D(x) = -\gamma C_{OX} \sqrt{\Psi_S}$$

il potenziale di superficie è pari alla caduta nel substrato, le due giunzioni S-B e D-B isolano il substrato da source e drain, di conseguenza la caduta nel substrato dipende soltanto da V_{GB} :

$$C_{GB} = WL \frac{\partial |Q_D|}{\partial V_{GB}} \cong WLC_{OX}$$

La derivata nella formula precedente risulta complicata da risolvere, di conseguenza viene spesso approssimata con $\frac{\partial |Q_D|}{\partial V_{GB}} \cong C_{OX}$ che sarebbe l'ipotesi di caso peggiore.

La carica di svuotamento non dipende dalle tensioni V_{GS} e V_{GD} , di conseguenza:

$$C_{GSD} = \frac{\partial |Q_D|}{\partial V_{GS}} = 0$$

$$C_{GDD} = \frac{\partial |Q_D|}{\partial V_{GD}} = 0$$

Passiamo ora all'analisi degli effetti reattivi parassiti all'interno di un MOSFET, essi sono dovuti a non idealità e ad effetti di bordo.

In un MOSFET ideale le regioni di source e drain dovrebbero essere perfettamente allineate con il gate ma non dovrebbero mai sovrapporsi, imperfezioni nel processo di annealing (trasformazione del Si puro in Si drogato) però causano un'estensione delle regioni di source e drain al di sotto del gate (X_d), da questo fenomeno risultano capacità parassite chiamate di OVERLAP.

Si definiscono inoltre le capacità di FRINGING (C_{fr}) dovute ai campi elettrici che vengono a crearsi sui confini tra gate e source/drain, dipendono da molti fattori, per questo spesso si utilizzano dei valori predefiniti diversificati in base alla tecnologia in esame.

$$C_{GDP} = C_{GSp} = W(X_d C_{Ox} + C_{fr}) = WC_{GS0}$$

indipendenti dalle tensioni.

Come precedentemente spiegato per il corretto funzionamento di un MOSFET le giunzioni S-B e D-B devono essere sempre polarizzate in inversa, questo mi porterà ad avere delle capacità di giunzione descritte da formule già dimostrate in precedenza:

$$C_j = C_{j0} \frac{1}{\sqrt{1 + \frac{|V_{SB}|}{\Phi_j}}}$$

Dove Φ_j è il potenziale di built-in e C_{j0} è la capacità di giunzione all'equilibrio

$$\rightarrow C_{SB} = C_{DB} = WL_S C_j$$

Quindi, ricapitolando le varie capacità nel MOSFET individuate fino ad ora:




$$@ C_{GS} = C_{GSs} + C_{GSp}$$

$$C_{GD} = C_{GDc} + C_{GDP}$$

le capacità di canale dipendono dalla regione di funzionamento del MOSFET e le capacità parassite dipendono da parametri di progetto ($C_{GSp} = C_{GDP} = WC_{GS0}$).

@ C_{GB} è diversa da zero solo quando il MOSFET è OFF.

@ $C_{SB} = C_{DB}$ sono le capacità delle giunzioni S-B e D-B in inversa.



Nella maggior parte dei circuiti con i MOSFET il gate è il terminale di ingresso che viene pilotato dai circuiti a monte, gli altri terminali sono spesso mantenuti a tensione costante:

$$C_G = C_{GS} + C_{GD} + C_{GB} = C_{GSs} + C_{GDc} + C_{GB} + 2WC_{GS0}$$

Considerando i risultati che si ottengono per C_G nelle varie regioni di funzionamento posso semplificare ed usare come approssimazione generale cautelativa:


$$C_G \approx WLC_{Ox} + 2WC_{GS0}$$

Reg. funz.	C_G
OFF	$WLC_{Ox} + 2WC_{GS0}$
TRIODO	$WLC_{Ox} + 2WC_{GS0}$
SATURAZIONE	$\frac{2}{3}WLC_{Ox} + 2WC_{GS0}$

18- Inverter CMOS

L'utilizzo combinato di n-MOSFET e p-MOSFET per la realizzazione di circuiti digitali ha portato allo sviluppo della tecnologia CMOS, l'inverter CMOS è la porta logica più semplice, esso è composto solamente da un n-MOSFET e un p-MOSFET ed implementa la funzione logica NOT.

Osservando la topologia della porta è possibile notare come la V_i corrisponda alla V_G e la V_o corrisponda alla V_D in entrambi i MOSFET. Nel caso del p-MOSFET il source sarà collegato a V_{DD} mentre per l'n-MOSFET sarà collegato a terra.



Analizziamo ora le regioni di funzionamento dei singoli MOSFET al variare delle condizioni imposte ricordando che $V_{Tn} > 0$ e $V_{Tp} < 0$:

M_n :

OFF: $V_{GSn} < V_{Tn} \rightarrow V_i < V_{Tn}$

ON: $V_i > V_{Tn}$

TRIODO: $V_{Dn} < V_{Gn} - V_{Tn} \rightarrow V_o < V_i - V_{Tn}$

SATURO: $V_{Dn} > V_{Gn} - V_{Tn} \rightarrow V_o > V_i - V_{Tn}$

M_p :

OFF: $V_{GSp} > V_{Tp} \rightarrow V_i > V_{DD} + V_{Tp}$

ON: $V_i < V_{DD} + V_{Tp}$

TRIODO: $V_{Dp} > V_{Gp} - V_{Tp} \rightarrow V_o > V_i - V_{Tp}$

SATURO: $V_{Dp} < V_{Gp} - V_{Tp} \rightarrow V_o < V_i - V_{Tp}$

Dopo averli analizzati singolarmente andiamo ad analizzare la porta nel suo insieme differenziando le varie situazioni di funzionamento e studiando l'andamento della V_o in funzione di V_i

AB: $V_i < V_{Tn}$: M_n OFF $\rightarrow I_{DSn} = I_{SDp} = 0 \rightarrow M_p$ triodo con $V_{SDp} = 0$

$\rightarrow V_o = V_{DD}$

BC: $V_i > V_{Tn}$: M_n ON.

M_p è ancora regione triodo quindi $V_o = V_{Dn} = V_{DD}$, quindi alta e di sicuro $V_{Dn} > V_{Gn} - V_{Tn} \rightarrow M_n$ in saturazione.

Utilizzando le leggi delle correnti nel MOSFET adeguate alle regioni di funzionamento ottengo l'uguaglianza:

$$\frac{\beta_n}{2} (V_i - V_{Tn})^2 = \beta_p \left[(V_i - V_{DD} - V_{Tp})(V_o - V_{DD}) - \frac{1}{2} (V_o - V_{DD})^2 \right]$$

Da cui deduco la presenza di una relazione quadratica tra V_i e V_o .

CD: $V_o > V_i - V_{Tn}$ ($\rightarrow V_{Dn} > V_{Gn} - V_{Tn}$) ma anche $V_o < V_i - V_{Tp}$ ($\rightarrow V_{Dp} < V_{Gp} - V_{Tp}$)


$\rightarrow$ entrambi i MOSFET in saturazione.

$$\frac{\beta_n}{2} (V_i - V_{Tn})^2 = \frac{\beta_p}{2} (V_i - V_{DD} - V_{Tp})^2 \rightarrow V_i - V_{Tn} = \sqrt{\frac{\beta_p}{\beta_n}} |V_i - V_{DD} - V_{Tp}| = \sqrt{\frac{\beta_p}{\beta_n}} (V_{DD} + V_{Tp} - V_i)$$

Nel passaggio precedente ho messo entrambi i membri sotto radice, facendo questo però bisogna prestare attenzione al segno del radicando, il primo membro è sicuramente positivo dato che $V_i > V_{Tn}$, il secondo membro invece risulta negativo dato che $V_i < V_{DD} + V_{Tp}$ dovrà di conseguenza metterlo a valore assoluto e cambiargli i segni ([spiegazione dettagliata a fine documento](#)).

Al passaggio precedente continuando a risolvere isolando V_i arrivo alla formula seguente:

$$V_{LT} = V_i = V_{Tn} + \frac{\sqrt{\frac{\beta_p}{\beta_n}} (V_{DD} + V_{Tp})}{1 + \sqrt{\frac{\beta_p}{\beta_n}}}$$



Come è possibile notare dal grafico nella sezione CD, l'andamento della tensione V_o in funzione della V_i è estremamente ripido, in questa regione è quindi possibile semplificare dicendo che alla tensione di ingresso $V_i = V_{LT}$ corrisponde un range di valori di V_o limitato inferiormente da $V_{LT} - V_{Tn}$ (D) e superiormente da $V_{LT} + |V_{Tp}|$ (C).

DE: $V_i < V_{DD} + V_{Tp}$: M_p ON

M_n è in triodo quindi $V_o = 0$, di conseguenza $V_{Dp} < V_{Gp} - V_{Tp} \rightarrow M_p$ in saturazione.

Analizzando le equazioni delle correnti nei MOSFET in accordo con le regioni di funzionamento, come è stato fatto per la regione BC, si ottiene di nuovo una relazione quadratica tra V_i e V_o .

EF: $V_i > V_{DD} + V_{Tp} = V_{DD} - |V_{Tp}| \rightarrow M_p$ OFF $\rightarrow I_{SDp} = I_{DSn} = 0 \rightarrow V_{DSn} = 0 \rightarrow V_o = 0$

Generalmente si dimensionano i MOSFET in modo da avere $V_{LT} = \frac{V_{DD}}{2}$ così che ci siano gli stessi noise margins per la zona di tensione alta e quella di tensione bassa, osservando la formula ottenuta in precedenza di V_{LT} si deduce facilmente che la condizione appena riportata si ottiene se $\beta_p = \beta_n$.

19- Consumo di potenza in un inverter CMOS

Se supponiamo che le transizioni all'interno del circuito digitale CMOS siano istantanee il calcolo della potenza assorbita da un inverter è relativamente semplice. La potenza statica, se trascuriamo eventuali effetti di non idealità, sarà nulla, questo è dovuto al fatto che sia nel caso in cui $V_{IN} = 0$ sia nel caso in cui $V_{IN} = V_{DD}$ uno dei due MOSFET sarà sempre spento, non consentendo il passaggio di corrente di cortocircuito.


Per quanto riguarda la potenza dinamica, essa seguirà le formule dimostrate alla domanda 28:

$$P_{din} = C_L V_{DD}^2 f_{0 \rightarrow 1}$$

La supposizione che le transizioni siano istantanee è però poco verosimile, infatti, per effetti capacitivi e non idealità la transizione è spesso più giusto considerarla graduale.


Nel grafico affianco si possono individuare le diverse fasi della transizione al variare di V_{IN} . In **magenta** ($t < t_1$) è evidenziata la regione in cui M_n è spento, in **blu** ($t_1 < t < t_2$) la regione in cui M_n è saturo e M_p è triodo, in **giallo** ($t_2 < t < t_3$) quella in cui M_n è triodo e M_p è saturo ed in **rosso** quella in cui M_p è spento.

Il tempo totale per la salita da $V_{IN} = 0$ e $V_{IN} = V_{DD}$ è t_r .



Come per il caso delle transizioni istantanee negli istanti di tempo in cui c'è almeno un MOSFET spento (**magenta** e **rosso**) la corrente di cortocircuito sarà nulla, la differenziazione rispetto al caso precedente sta nel fatto che ora ci sono istanti di tempo in cui entrambi i MOSFET sono accesi, per questo nell'intervallo di tempo $t_1 \div t_3$ ci sarà una corrente $I_{short} > 0$.

Volendo essere esaustivi fino in fondo la potenza di corto circuito oltre alla I_{short} sarebbe anche dipendente dalla corrente di carica/scarica della capacità di carico C_L . Questo però complicherebbe molto il calcolo, di conseguenza valuteremo il caso peggiore, cioè una C_L molto piccola che mi porta ad avere una corrente di carica/scarica trascurabile e una $I_n \approx I_p = I_{short}$



Passiamo ora al calcolo vero e proprio, iniziando dall'energia consumata per ogni commutazione:

$$E_{SC} = \int_{t_1}^{t_3} V_{DD} I_{SC}(t) dt = \int_{t_1}^{t_2} V_{DD} I_n(t) dt + \int_{t_2}^{t_3} V_{DD} I_p(t) dt = 2V_{DD} \int_{t_1}^{t_2} I_n(t) dt = 2V_{DD} \int_{t_1}^{t_2} \frac{\beta_n}{2} (V_{in} - V_T)^2 dt$$

Posso supporre che, come è possibile dedurre dal grafico, V_{IN} cresce linearmente nell'intervallo tra 0 e t_r , di conseguenza:

$$t_1 = t_r \frac{V_{Tn}}{V_{DD}}$$

$$t_2 = t_r \frac{V_{LT}}{V_{DD}} = \frac{t_r}{2} \quad \text{supponendo che } V_{LT} = \frac{V_{DD}}{2}$$

$$\text{Quindi, in generale, } t = t_r \cdot \frac{V_{in}}{V_{DD}} \rightarrow V_{in} = V_{DD} \frac{t}{t_r}$$

e inserendo nell'integrale dell'energia:

$$\rightarrow E_{SCf} = V_{DD} \beta_n \int_{t_r \frac{V_{Tn}}{V_{DD}}}^{\frac{t_r}{2}} \left(V_{DD} \frac{t}{t_r} - V_T \right)^2 dt = \frac{\beta_n t_r}{3} \left(\frac{V_{DD}}{2} - V_T \right)^3$$

equivalente all'energia consumata per il "rise" del segnale V_{IN} (ed il conseguente "fall" di V_o dato che stiamo parlando di inverter).

$$\rightarrow E_{SCr} = \frac{\beta_n t_f}{3} \left(\frac{V_{DD}}{2} - V_T \right)^3$$

equivalente all'energia consumata per il "fall" del segnale V_{IN} (ed il conseguente "rise" di V_o).

Nota: Sì, i tempi di rise e di fall sono riferiti alla transizione in ingresso mentre l'energia di rise e di fall è riferita alla transizione in uscita. Di conseguenza per calcolare l'energia di fall dovrò utilizzare i tempi di rise e viceversa dato che essendo un inverter il rise in ingresso mi causerà un fall in uscita. Per quanto mi riguarda questi riferimenti complicano solo le cose ma questo è quello che ha voluto il grande maestro Driussi.

Ora, è possibile dedurre dalle formule della corrente in un MOSFET che la I_{short} massima si ottenga quando $V_{IN} = V_{LT}$ quindi:

$$I_{peak} = \frac{\beta_n}{2} (V_{LT} - V_T)^2 = \frac{\beta_n}{2} \left(\frac{V_{DD}}{2} - V_T \right)^2$$

che, sostituita all'interno delle formule delle energie:

$$E_{SCf} = \frac{\beta_n t_r}{3} \left(\frac{V_{DD}}{2} - V_T \right)^3 = \frac{2t_r}{3} I_{peak} \left(\frac{V_{DD}}{2} - V_T \right)$$

$$E_{SCr} = \frac{2t_f}{3} I_{peak} \left(\frac{V_{DD}}{2} - V_T \right)$$

A questo punto, per ottenere la potenza di corto circuito consumata in un ciclo mi basterà moltiplicare l'energia per la frequenza di commutazione ($P = \frac{E}{t}$):

$$P_{SC} = (E_{SCf} + E_{SCr}) \cdot f$$

che si semplifica se suppongo $t_c = t_r = t_f$

$$P_{SC} = \frac{4t_c}{3} I_{peak} \left(\frac{V_{DD}}{2} - V_T \right) \cdot f$$

Il calcolo appena riportato è stato svolto ipotizzando una capacità di carico molto piccola (assorbe corrente trascurabile) che, come già scritto, coincide con il caso peggiore. Nel caso in cui questa ipotesi non sussistesse, la capacità C_L andrà a ridurre la potenza di corto circuito dato che parte della corrente verrà utilizzata per caricare il condensatore anziché andare a massa, questa conseguenza, apparentemente positiva, si andrà però a ripercuotere su t_c che aumenterà.

Con l'aumento di t_c avrò un conseguente rallentamento della transizione di V_o . Se teniamo conto che, molto probabilmente, la V_o dello stadio corrente sarà la V_i di uno stadio successivo, il fatto di avere una capacità non trascurabile in uscita si rivela essere una caratteristica non sempre desiderabile.

20- Capacità inverter MOSFET ed effetto Miller

Abbiamo visto in precedenza come sia necessario, al fine di calcolare i tempi di commutazione oppure la potenza consumata, conoscere le capacità appartenenti ad un dato inverter, nell'analisi che segue il calcolo verrà diviso in capacità in ingresso e capacità in uscita.

La capacità in ingresso C_{inv} sarà ottenuta sommando le capacità viste sul gate dei due MOSFET, quindi, ipotizzando che le capacità di fringing e di overlap siano identiche sia per source e drain dei singoli MOSFET sia per n-MOSFET e p-MOSFET ottengo:

$$C_{Gn} \approx W_n L_n C_{Ox} + 2W_n C_{GS0}$$

$$C_{Gp} \approx W_p L_p C_{Ox} + 2W_p C_{GS0}$$

Ipotizzo ora di avere MOSFET a lunghezza minima $\rightarrow L_n = L_p = L_{MIN}$

$$C_{inv} = C_{Gn} + C_{Gp} = (W_n + W_p) L_{MIN} C_{Ox} + 2(W_n + W_p) C_{GS0}$$

Ricordando che:

$$S_n = \frac{W_n}{L_{MIN}} \quad S_p = \frac{W_p}{L_{MIN}} \quad \alpha = \frac{S_p}{S_n} = \frac{W_p}{W_n} \quad \rightarrow W_p = \alpha W_n = \alpha L_{MIN} S_n$$

Posso semplificare la formula ottenuta in precedenza

$$\begin{aligned} C_{inv} &= (W_n + W_p) L_{MIN} C_{Ox} + 2(W_n + W_p) C_{GS0} \\ &= W_n L_{MIN} C_{Ox} + W_p L_{MIN} C_{Ox} + 2W_n C_{GS0} + 2W_p C_{GS0} \quad \text{con } W_n = S_n L_{MIN} \text{ e } W_p = \alpha L_{MIN} S_n \\ &= S_n L_{MIN}^2 C_{Ox} + \alpha L_{MIN}^2 S_n C_{Ox} + 2S_n L_{MIN} C_{GS0} + 2\alpha L_{MIN} S_n C_{GS0} \\ &= S_n [L_{MIN}^2 C_{Ox} + 2L_{MIN} C_{GS0} + \alpha (L_{MIN}^2 C_{Ox} + 2L_{MIN} C_{GS0})] \\ &= S_n (1 + \alpha) (L_{MIN}^2 C_{Ox} + 2L_{MIN} C_{GS0}) \end{aligned}$$

Definisco ora la $C_{M1} = L_{MIN}^2 C_{Ox} + 2L_{MIN} C_{GS0}$ che rappresenta la capacità di un MOSFET ad area minima e dipende soltanto da parametri tecnologici così da ottenere:

$$C_{inv} = S_n (1 + \alpha) C_{M1}$$

Passiamo ora al calcolo della capacità in uscita C_L , per farlo terremo conto di tutti i possibili contributi capacitivi che agiscono sul nodo di uscita, come capacità di carico ipotizzeremo di avere un secondo inverter che mi darà un contributo costante:

$$C_{inv2} = S_{n2} (1 + \alpha_2) C_{M1}$$

$$\rightarrow C_L = C_{GDeq} + C_{DBeq} + C_W + C_{inv2}$$

C_W è la capacità dell'interconnessione tra i due inverter.


Iniziamo con il calcolo della capacità di giunzione che viene a crearsi tra **drain e bulk**:

$$C_{DB} = W L_S \frac{C_{j0}}{\sqrt{1 + \frac{|V_{DB}|}{\Phi_j}}}$$

Osserviamo però che in questa forma la capacità non è costante dato che risulta essere funzione di V_{DB} che a sua volta è funzione di V_{OUT} .

Per semplificare definiamo una C_{DBeq} che equivale al valore medio di C_{DB} durante il transitorio di carica/scarica:

$$\Delta Q_j = \int_0^\infty C_{DB} \frac{dV_{OUT}}{dt} dt = \int_{V_{oi}}^{V_{of}} \frac{W L_S C_{j0}}{\sqrt{1 + \frac{V_{OUT}}{\Phi_j}}} dV_{OUT}$$



$$\begin{aligned}
C_{DBeq} &= \frac{\Delta Q_j}{\Delta V_{OUT}} = \frac{1}{V_{Oi} - V_{Of}} \int_{V_{Oi}}^{V_{Of}} \frac{W L_S C_{j0}}{\sqrt{1 + \frac{V_{OUT}}{\Phi_j}}} dV_{OUT} \\
&= \frac{W L_S C_{j0}}{V_{Oi} - V_{Of}} \left[2\Phi_j \sqrt{1 + \frac{V_{OUT}}{\Phi_j}} \right]_{V_{Oi}}^{V_{Of}} \\
&= \frac{2\Phi_j W L_S C_{j0}}{V_{Oi} - V_{Of}} \left[\sqrt{1 + \frac{V_{Of}}{\Phi_j}} - \sqrt{1 + \frac{V_{Oi}}{\Phi_j}} \right]
\end{aligned}$$


Definiamo ora $K_{eq} = \frac{2\Phi_j}{V_{Oi} - V_{Of}} \left[\sqrt{1 + \frac{V_{Of}}{\Phi_j}} - \sqrt{1 + \frac{V_{Oi}}{\Phi_j}} \right]$, se supponiamo di essere in condizioni ideali, quindi $V_{OH} = V_{DD}$, $V_{OL} = 0$, e scegliamo il caso di transitorio di scarica in ingresso (carica in uscita) $\rightarrow V_{Oi} = V_{OL} = 0$ e $V_{Of} = V_{OH} = V_{DD}$ ottengo:

$$K_{eq} = \frac{2\Phi_j}{V_{DD}} \left[\sqrt{1 + \frac{V_{DD}}{\Phi_j}} - 1 \right] \quad C_{DBeq} = K_{eq} W L_S C_{j0}$$

Continuiamo ora lo studio andando a calcolare la capacità tra **gate e drain**. Notiamo che non hanno terminali a massa essendo posizionati tra V_{IN} e V_{OUT} , saranno quindi soggetti ad una tensione $V_{IN} - V_{OUT}$ e di conseguenza dipendono dal punto di lavoro. La C_{GDp} e C_{GDn} per la topologia dell'inverter risultano essere in parallelo $\rightarrow C_{GD} = C_{GDp} + C_{GDn}$.

In questo modo le capacità dipendono dall'evoluzione temporale di V_{IN} e V_{OUT} contemporaneamente, il che è piuttosto complicato da studiare, fissiamo quindi come ipotesi semplificativa che i transistori di V_{IN} e V_{OUT} siano disgiunti così che in ogni istante di tempo risulti variare soltanto una delle due tensioni.

Così facendo possiamo studiare separatamente tutte le diverse regioni di funzionamento dell'inverter, iniziando dall'effetto del **rise in ingresso** e finendo con gli effetti del **fall in uscita**.



Sia **(A)** la fase di rise di V_{IN} quando $0 < t < t_{ri} \rightarrow V_{IN}$ varia e $V_{OUT} = V_{DD}$:

- **(A1)** $V_{IN} < V_{Tn} \rightarrow M_n$ OFF e M_p triodo con $V_{SD} = 0$

$$C_{GDn} = W_n C_{GS0} \quad C_{GDp} = \frac{1}{2} W_p L_{MIN} C_{Ox} + W_p C_{GS0} \quad \rightarrow C_{GD} = \frac{1}{2} W_p L_{MIN} C_{Ox} + (W_n + W_p) C_{GS0}$$

- **(A2)** $V_{Tn} < V_{IN} < V_{DD} + V_{Tp} \rightarrow M_n$ saturo con $V_{DS} = V_{DD}$ e M_p triodo

$$C_{GDn} = W_n C_{GS0} \quad C_{GDp} = \frac{1}{2} W_p L_{MIN} C_{Ox} + W_p C_{GS0} \quad \rightarrow C_{GD} = \frac{1}{2} W_p L_{MIN} C_{Ox} + (W_n + W_p) C_{GS0}$$

- **(A3)** $V_{IN} > V_{DD} + V_{Tp} \rightarrow M_n$ saturo con $V_{DS} = V_{DD}$ e M_p OFF

$$C_{GDn} = W_n C_{GS0} \quad C_{GDp} = W_p C_{GS0} \quad \rightarrow C_{GD} = (W_n + W_p) C_{GS0}$$

Sia **(B)** la fase di fall di V_{OUT} quando $t > t_{ri}$; V_{OUT} varia e $V_{IN} = V_{DD} \rightarrow M_p$ OFF e M_n ON:

- **(B1)** $V_{OUT} > V_{DD} - V_{Tn} \rightarrow M_n$ saturo e M_p OFF

$$C_{GDn} = W_n C_{GS0} \quad C_{GDp} = W_p C_{GS0} \quad \rightarrow C_{GD} = (W_n + W_p) C_{GS0}$$

- **(B2)** $V_{OUT} < V_{DD} - V_{Tn} \rightarrow M_n$ triodo e M_p OFF

$$C_{GDn} = \frac{1}{2} W_n L_{MIN} C_{Ox} + W_n C_{GS0} \quad C_{GDp} = W_p C_{GS0} \quad \rightarrow C_{GD} = \frac{1}{2} W_n L_{MIN} C_{Ox} + (W_n + W_p) C_{GS0}$$

Iniziamo ora con il calcolo della carica totale data dalla somma delle cariche nelle fasi **(A)** ($\Delta Q_0'$) e **(B)** ($\Delta Q_0''$)

$$\begin{aligned}
\Delta Q_0 &= \int_0^\infty C_{GD}(V_{IN}, V_{OUT}) \left(\frac{dV_{OUT}}{dt} - \frac{dV_{IN}}{dt} \right) dt = \Delta Q_0' + \Delta Q_0'' \\
&= - \int_0^{t_{ri}} C_{GD}(V_{IN}, V_{OUT}) \frac{dV_{IN}}{dt} dt + \int_{t_{ri}}^\infty C_{GD}(V_{IN}, V_{OUT}) \frac{dV_{OUT}}{dt} dt
\end{aligned}$$

Ricaviamo $\Delta Q_0'$ con (A1)(A2) e (A3):

$$\begin{aligned}\Delta Q_0' &= - \int_0^{t_{ri}} C_{GD}(V_{IN}, V_{OUT}) \frac{dV_{IN}}{dt} dt = - \int_0^{V_{DD}} C_{GD}(V_{IN}, V_{OUT}) dV_{IN} \\ &= - \int_0^{V_{DD}+V_{Tp}} \left[\frac{1}{2} W_p L_{MIN} C_{OX} + (W_n + W_p) C_{GS0} \right] dV_{IN} - \int_{V_{DD}+V_{Tp}}^{V_{DD}} (W_n + W_p) C_{GS0} dV_{IN} \\ &= - \frac{1}{2} W_p L_{MIN} C_{OX} (V_{DD} + V_{Tp}) - (W_n + W_p) C_{GS0} V_{DD}\end{aligned}$$

Ricaviamo $\Delta Q_0''$ con (B1) e (B2)

$$\begin{aligned}\Delta Q_0'' &= \int_{t_{ri}}^{\infty} C_{GD}(V_{IN}, V_{OUT}) \frac{dV_{OUT}}{dt} dt = \int_{V_{DD}}^0 C_{GD}(V_{IN}, V_{OUT}) dV_{OUT} \\ &= \int_{V_{DD}}^{V_{DD}-V_{Tn}} (W_n + W_p) C_{GS0} dV_{OUT} + \int_{V_{DD}-V_{Tn}}^0 \left[\frac{1}{2} W_n L_{MIN} C_{OX} + (W_n + W_p) C_{GS0} \right] dV_{OUT} \\ &= -(W_n + W_p) C_{GS0} V_{DD} - \frac{1}{2} W_n L_{MIN} C_{OX} (V_{DD} - V_{Tn})\end{aligned}$$

Ipotizziamo $V_{Tn} = |V_{Tp}| = V_T$ e sommiamo i risultati appena ottenuti:

$$\Delta Q_0 = -2(W_n + W_p) C_{GS0} V_{DD} - \frac{1}{2} (W_n + W_p) L_{MIN} C_{OX} (V_{DD} - V_T)$$

A questo punto, una volta ottenuta la carica ricaviamoci la capacità C_{GDeq} ($V_{Of} = 0$, $V_{Oi} = V_{DD}$):

$$C_{GDeq} = \frac{\Delta Q_0}{\Delta V_{out}} = \frac{\Delta Q_0}{V_{Of} - V_{Oi}} = - \frac{\Delta Q_0}{V_{DD}} = 2(W_n + W_p) C_{GS0} + \frac{1}{2} (W_n + W_p) L_{MIN} C_{OX} \frac{V_{DD} - V_T}{V_{DD}}$$

Pongo $R_{DD} = \frac{V_{DD}-V_T}{V_{DD}}$:

$$C_{GDeq} = 2(W_n + W_p) C_{GS0} + \frac{1}{2} (W_n + W_p) L_{MIN} C_{OX} R_{DD}$$

Osserviamo che le componenti parassite costanti vengono raddoppiate, questo è dovuto all'effetto Miller, in base al quale una capacità C_{IO} collegata tra l'ingresso e l'uscita di un blocco circuitale lineare avente guadagno di tensione A_V equivale ad una capacità di valore $(1 - A_V) C_{IO}$. La commutazione dell'invertitore è un transitorio di grande segnale durante il quale la relazione tra V_{OUT} e V_{IN} non è affatto lineare, tuttavia il guadagno di tensione medio $\langle A_V \rangle$ tra V_{OUT} e V_{IN} vale ovviamente $-1 \rightarrow (1 - \langle A_V \rangle) = 2$.

Ottenute tutte le componenti della capacità totale in uscita, procediamo a calcolarla:

$$C_L = C_{GDeq} + C_{DBeq} + C_W + C_{inv2}$$

Dove quelle in **giallo** sono dette capacità di self loading mentre quelle in **rosso** sono capacità di carico.

$$\begin{aligned}C_L &= C_{GDeq} + C_{DBeq} + C_W + C_{inv2} \\ &= 2(W_n + W_p) C_{GS0} + \frac{1}{2} (W_n + W_p) L_{MIN} C_{OX} R_{DD} + K_{eq} (W_n + W_p) L_S C_{j0} + C_W + 2(W_{n2} + W_{p2}) C_{GS0} + \\ &\quad + (W_{n2} + W_{p2}) L_{MIN} C_{OX}\end{aligned}$$


21- Modello ai piccoli segnali del BJT (Giaccoletto Johnson)

Il transistor BJT è un componente non lineare con effetti reattivi, di conseguenza, volendolo analizzare dinamicamente sarà necessario il passaggio al modello di piccolo segnale e l'utilizzo delle trasformate di Laplace.

Il BJT è un tripolo, di conseguenza potrà essere facilmente trasformato in un doppio bipolo, il quale verrà descritto tramite matrici e circuiti equivalenti.

Ricordiamo che per quanto riguarda il modello al grande segnale del BJT si era preso come riferimento il modello di Ebers-Moll a tre parametri. Partiremo da qua con la linearizzazione dei singoli componenti al fine di giungere ad un modello equivalente al piccolo segnale.


Il modello di Ebers-Moll è composto da due diodi e un generatore di corrente comandato, entrambi componenti di cui è già stato trovato un equivalente a piccolo segnale, iniziamo con i diodi.



So che al piccolo segnale:

$$i_D = \left. \frac{dI_D}{dV_D} \right|_Q v_D \rightarrow g_D = \left. \frac{dI_D}{dV_D} \right|_Q = \frac{I_{D0} + I_S}{V_{th}} = \frac{1}{r_D}$$

$$C_D = \left. \frac{dQ_D}{dV_D} \right|_Q = \tau_T \left. \frac{dI_D}{dV_D} \right|_Q = \tau_T g_D \quad C_j = C_{j0} \frac{1}{\sqrt{1 - \frac{V_{D0}}{\Phi_j}}}$$



Quindi per quanto riguarda la giunzione B-E:

$$r_{BE} = \frac{V_{th}}{I_{BE0} + I_{BE,S}}$$

$$C_{BE} = C_D + C_j \quad (\text{in diretta } C_{BE} \approx C_D; \text{ in inversa } C_{BE} \approx C_j)$$

Giunzione B-C:

$$r_{BC} = \frac{V_{th}}{I_{BC0} + I_{BC,S}}$$

$$C_{BC} = C_D + C_j \quad (\text{in diretta } C_{BC} \approx C_D; \text{ in inversa } C_{BC} \approx C_j)$$

Passiamo ora alla linearizzazione del generatore comandato:

$$I_t = \beta_F I_{BE} - \beta_R I_{BC} = \beta_{F0} \left(1 + \frac{V_{CB}}{V_A} \right) I_{BE} - \beta_R I_{BC} \quad \text{con} \quad \beta_F = \beta_{F0} \left(1 + \frac{V_{CB}}{V_A} \right) \quad \text{e} \quad I_{BE} = f(V_{BE}) \quad I_{BC} = f(V_{BC})$$

$$\rightarrow i_t = \left. \frac{dI_t}{dV_{BE}} \right|_Q v_{BE} + \left. \frac{dI_t}{dV_{BC}} \right|_Q v_{BC} = a v_{BE} + b v_{BC} = a v_{BE} + b(v_{BE} + v_{CE}) = a v_{BE} + b v_{BE} - b v_{CE} = (a + b) v_{BE} - b v_{CE}$$




Siano $g_m = (a + b)$ la trans-conduttanza e $g_{CE} = -b$ la conduttanza di uscita, con:

$$a = \left. \frac{dI_t}{dV_{BE}} \right|_Q = \beta_F \left. \frac{dI_{BE}}{dV_{BE}} \right|_Q - \beta_R \left. \frac{dI_{BC}}{dV_{BE}} \right|_Q = \beta_F \left. \frac{dI_{BE}}{dV_{BE}} \right|_Q = \beta_F \frac{1}{r_{BE}} \quad \left. \frac{dI_{BC}}{dV_{BE}} \right|_Q = 0 \quad \text{perché} \quad I_{BC} = f(V_{BC})$$

$$b = \left. \frac{dI_t}{dV_{BC}} \right|_Q = \frac{d\beta_F}{dV_{BC}} \bigg|_Q I_{BE0} - \beta_R \left. \frac{dI_{BC}}{dV_{BC}} \right|_Q = -\beta_{F0} \frac{I_{BE0}}{V_A} - \beta_R \frac{1}{r_{BC}}$$

$$\rightarrow i_t = g_m v_{BE} + g_{CE} v_{CE} \quad \text{con} \quad g_m = \beta_F \frac{1}{r_{BE}} - \beta_{F0} \frac{I_{BE0}}{V_A} - \beta_R \frac{1}{r_{BC}} \quad \text{e} \quad g_{CE} = \beta_{F0} \frac{I_{BE0}}{V_A} + \beta_R \frac{1}{r_{BC}}$$

Con r_{BE} , C_{BE} , r_{BC} , C_{BC} , g_m , g_{CE} parametri differenziali del BJT definiti nel punto di lavoro, v_{CE} la tensione di uscita.



22- Modello ai piccoli segnali del MOSFET

Ricordiamo le leggi della corrente tra drain e source nelle varie regioni di funzionamento del MOSFET:

- regione triodo ($V_{DS} \leq V_{GS} - V_T$): $I_{DS} = \beta_n \left[(V_{GS} - V_T)V_{DS} - \frac{1}{2}V_{DS}^2 \right] (1 + \lambda V_{DS})$

- regione saturazione ($V_{DS} > V_{GS} - V_T$): $I_{DS} = \frac{\beta_n}{2} (V_{GS} - V_T)^2 (1 + \lambda V_{DS})$

Con $V_T = V_{T0} + \gamma(\sqrt{2\psi_F + V_{SB}} - \sqrt{2\psi_F})$.

Procedo con la linearizzazione della corrente rispetto alle tensioni sui tre terminali:

$$i_{DS} = \left. \frac{dI_{DS}}{dV_{GS}} \right|_Q v_{GS} + \left. \frac{dI_{DS}}{dV_{DS}} \right|_Q v_{DS} + \left. \frac{dI_{DS}}{dV_{SB}} \right|_Q v_{SB} \rightarrow i_{DS} = g_m v_{GS} + g_{DS} v_{DS} + g_{mB} v_{SB}$$

Dove:

$$g_m = \left. \frac{dI_{DS}}{dV_{GS}} \right|_Q$$

$$g_{DS} = \left. \frac{dI_{DS}}{dV_{DS}} \right|_Q$$

$$g_{mB} = \left. \frac{dI_{DS}}{dV_{SB}} \right|_Q = \left. \frac{dI_{DS}}{dV_T} \right|_Q \cdot \left. \frac{dV_T}{dV_{SB}} \right|_Q \quad \text{dovuta all'effetto Body.}$$

Iniziamo calcolando g_{mB} ; notiamo che, indipendentemente dalla regione di funzionamento in cui ci troviamo, la legge

$\left. \frac{dI_{DS}}{dV_T} \right|_Q = - \left. \frac{dI_{DS}}{dV_{GS}} \right|_Q$ vale sempre, di conseguenza:

$$g_{mB} = - \left. \frac{dI_{DS}}{dV_{GS}} \right|_Q \cdot \left. \frac{dV_T}{dV_{SB}} \right|_Q = -g_m \cdot \alpha$$

$$\text{Con } \alpha = \left. \frac{dV_T}{dV_{SB}} \right|_Q = \frac{\gamma}{2\sqrt{2\psi_F + V_{SB0}}}.$$

Continuiamo con il calcolo di g_m e g_{DS} , essi dipenderanno dalla regione di funzionamento:

- regione triodo:

$$I_{DS} = \beta_n \left[(V_{GS} - V_T)V_{DS} - \frac{1}{2}V_{DS}^2 \right] (1 + \lambda V_{DS})$$

$$g_m = \left. \frac{dI_{DS}}{dV_{GS}} \right|_Q = \beta_n (1 + \lambda V_{DS0}) V_{DS0}$$

$$g_{DS} = \left. \frac{dI_{DS}}{dV_{DS}} \right|_Q = \beta_n (V_{GS0} - V_T - V_{DS0}) (1 + \lambda V_{DS0}) + \frac{\lambda I_{DS0}}{(1 + \lambda V_{DS0})}$$

- regione saturazione:


$$I_{DS} = \frac{\beta_n}{2} (V_{GS} - V_T)^2 (1 + \lambda V_{DS})$$

$$g_m = \left. \frac{dI_{DS}}{dV_{GS}} \right|_Q = \beta_n (V_{GS0} - V_T) (1 + \lambda V_{DS0})$$

$$g_{DS} = \left. \frac{dI_{DS}}{dV_{DS}} \right|_Q = \lambda \frac{\beta_n}{2} (V_{GS0} - V_T)^2 = \frac{\lambda I_{DS0}}{(1 + \lambda V_{DS0})}$$


So che a livello statico la corrente $I_G = 0 \rightarrow i_G = 0 \rightarrow$ il gate risulterà isolato.

Gli effetti reattivi sono già stati studiati in precedenza, basterà aggiungere le capacità al circuito equivalente di piccolo segnale. Ci saranno C_{GS} e C_{GD} che agiscono sul terminale di gate, C_{SB} se non suppongo $V_{SB} = 0$ tra source e bulk, C_{GD} e C_{DB} per quanto riguarda il terminale di drain.




23- Funzioni di rete del BJT con studio in frequenza

Il BJT è un tripolo che, come abbiamo già visto in precedenza, può essere rappresentato tramite il circuito equivalente qui a fianco.



Notiamo come questo circuito sia molto simile ad un altro circuito notevole già studiato in precedenza, chiamato circuito π , del quale è già stata calcolata la matrice ammettenza utilizzando alcune proprietà:

$$\|Y'\| = \begin{bmatrix} y_i' & y_r' \\ y_f' & y_o' \end{bmatrix} = \begin{bmatrix} Y_1 + Y_3 & -Y_3 \\ g_m - Y_3 & Y_2 + Y_3 \end{bmatrix}$$



Partendo da qua possiamo adattare la matrice al circuito di Giacometto-Johnson riportando in precedenza ponendo:

$$Y_1 = \frac{1}{r_{BE}} + sC_{BE} \quad Y_2 = \frac{1}{r_{CE}} \quad Y_3 = \frac{1}{r_{BC}} + sC_{BC}$$

Suppongo il BJT sempre in regione normale, di conseguenza la giunzione B-C sempre in inversa, dato che per la realizzazione di amplificatori è questa la regione più adatta: $r_{BC} \rightarrow \infty$.

Per tutti i calcoli che seguono inoltre ipotizzeremo che in ingresso ci sia un generatore ideale di corrente $\rightarrow Y_G = 0$

Otteniamo così la seguente matrice ammettenza:

$$\|Y\| = \begin{bmatrix} y_i & y_r \\ y_f & y_o \end{bmatrix} = \begin{bmatrix} \frac{1}{r_{BE}} + sC_{BE} + sC_{BC} & -sC_{BC} \\ g_m - sC_{BC} & \frac{1}{r_{CE}} + sC_{BC} \end{bmatrix}$$

Utilizzando le formule per il calcolo delle funzioni di rete calcoliamo l'impedenza in ingresso:

$$Y_{IN} = y_i - \frac{y_r y_f}{y_o + Y_C} = y_i - \frac{y_r y_f}{y_o}$$

$$Z_{IN} = Y_{IN}^{-1} = \frac{y_o}{D_Y} \quad \text{con} \quad D_Y = y_i y_o - y_f y_r$$

$$\rightarrow Z_{IN} = Y_{IN}^{-1} = \frac{y_o}{D_Y} = \frac{\frac{1}{r_{CE}} + sC_{BC}}{\left(\frac{1}{r_{BE}} + sC_{BE} + sC_{BC}\right)\left(\frac{1}{r_{CE}} + sC_{BC}\right) + (g_m - sC_{BC})sC_{BC}}$$

Formula complicata che posso semplificare ipotizzando $y_r = -sC_{BC} \approx 0 \rightarrow y_r \cdot y_f \approx 0$:

$$Z_{IN} \approx \frac{\frac{1}{r_{CE}} + sC_{BC}}{\left(\frac{1}{r_{BE}} + sC_{BE} + sC_{BC}\right)\left(\frac{1}{r_{CE}} + sC_{BC}\right)} = \frac{1}{\left(\frac{1}{r_{BE}} + sC_{BE} + sC_{BC}\right)} = \frac{r_{BE}}{1 + s r_{BE} (C_{BE} + C_{BC})}$$

Da questa funzione di trasferimento possiamo desumere che l'impedenza in ingresso sia una funzione passa basso con un polo:

$$p = -\frac{1}{r_{BE}(C_{BE} + C_{BC})}$$

All'aumentare della frequenza quindi, l'impedenza di ingresso si abbassa, questo rende il BJT non adatto all'utilizzo come amplificatore di tensione.

Calcoliamo ora l'impedenza in uscita:

$$Y_{OUT} = Z_{OUT}^{-1} = y_o - \frac{y_r y_f}{y_i}$$

Anche in questo caso otteniamo un'espressione complicata ma possiamo utilizzare la stessa semplificazione fatta in precedenza ed ottenere:

$$\rightarrow Z_{OUT} \approx \frac{1}{\left(\frac{1}{r_{CE}} + sC_{BC}\right)} = \frac{r_{CE}}{1 + s r_{CE} C_{BC}}$$

Questa funzione di trasferimento risulta essere, come nel caso dell'impedenza in ingresso una funzione passa basso, con un polo $p = -\frac{1}{r_{CE} C_{BC}}$.

All'aumentare della frequenza l'impedenza di uscita si abbassa, questa è una proprietà che rende il BJT un buon amplificatore di corrente.

Una volta dimostrato come il BJT sia un buon amplificatore di corrente calcoliamo il guadagno di corrente A_{ICC} di questo amplificatore, dato che stiamo calcolando il guadagno di cortocircuito poniamo $Y_C = \infty$:


$$A_{ICC} = \frac{y_f}{y_i} = \frac{(g_m - sC_{BC})}{\left(\frac{1}{r_{BE}} + sC_{BE} + sC_{BC}\right)} = \frac{g_m r_{BE} - sC_{BC} r_{BE}}{1 + sr_{BE}(C_{BE} + C_{BC})} = \frac{\beta_0 - sC_{BC} r_{BE}}{1 + sr_{BE}(C_{BE} + C_{BC})} = \beta_0 \frac{1 - s \frac{C_{BC} r_{BE}}{\beta_0}}{1 + sr_{BE}(C_{BE} + C_{BC})}$$

Notiamo come siano presenti sia un polo che uno zero nella funzione di trasferimento:

$$p = -\frac{1}{r_{BE}(C_{BE} + C_{BC})} \quad z = \frac{\beta_0}{r_{BE} C_{BC}}$$

Il guadagno di corrente in banda passante sarà quindi pari a β_0 , a frequenze più alte calerà.

Per $\omega < \omega_B$ sono in banda passante, finché mi trovo in questa regione gli effetti reattivi sono considerati trascurabili, di conseguenza posso continuare ad usare il modello di Ebers-Moll e considerare il sistema come quasi-stazionario, per frequenze più alte questo modello non risulta preciso.



DIGITALE

24- Potenza dinamica in una porta logica: come si calcola (integrale..., tensione di swing), "switching activity"

La potenza dissipata da un ordinario circuito può essere calcolata come:

$$P = V_{CC} I_{CC}$$

dove V_{CC} è la tensione di alimentazione e la I_{CC} è la corrente assorbita.

Alla potenza totale contribuiscono due fattori, la potenza statica e quella dinamica. Nel caso delle porte logiche CMOS la componente statica è nulla dato che si suppone consumo di corrente pari a 0 nei momenti di non commutazione.

La potenza dinamica è quindi l'unico fattore che contribuisce e per ottenerne la formula iniziamo calcolando l'energia consumata per ogni commutazione dell'output:

$$E = \int_0^\infty V_{CC} I_{CC}(t) dt = \int_0^\infty V_{CC} C_L \frac{dV_{OUT}}{dt} dt = V_{CC} C_L \int_{V_{OL}}^{V_{OH}} dV_{OUT} = V_{CC} C_L (V_{OH} - V_{OL}) = V_{CC} C_L V_{swing}$$

dove C_L è la capacità del carico in uscita, V_{OH} e V_{OL} sono le tensioni nominali che codificano rispettivamente un'uscita positiva (1) o negativa (0), la differenza tra i due corrisponde al salto di tensione che avviene in uscita ad ogni commutazione V_{swing} .

Una volta calcolata l'energia è semplice ottenere la potenza sapendo che $P = \frac{E}{t} = E \cdot f$:

$$P_{din} = V_{CC} C_L V_{swing} f_{0 \rightarrow 1}$$

$f_{0 \rightarrow 1}$ è detta frequenza di commutazione (switching activity), essa rappresenta la frequenza con cui avvengono le commutazioni. La frequenza di commutazione a sua volta dipende dalla frequenza di clock e dalla probabilità che, in ogni periodo, l'uscita della porta cambi stato:

$$f_{0 \rightarrow 1} = f_{CK} P_{0 \rightarrow 1}$$

dove f_{CK} è appunto la frequenza di clock e $P_{0 \rightarrow 1}$ è la probabilità che l'uscita della porta cambi stato. Ovviamente, essendo l'output funzione degli ingressi, $P_{0 \rightarrow 1}$ verrà ricavata a partire dalle probabilità dei singoli simboli in ingresso e dalla funzione implementata dalla porta logica.

Supponendo che $V_{OH} = V_{CC}$ e che $V_{OL} = 0$ si semplifica la formula ottenuta in precedenza ($V_{swing} = V_{CC}$):

$$P_{din} = V_{CC}^2 C_L f_{0 \rightarrow 1}$$

25- Quando si parla di self loading, caratteristiche delle porte statiche CMOS

Per il calcolo del self loading di una porta CMOS è necessario considerare tutti i contributi capacitivi sul nodo di uscita.

Supponendo di analizzare una porta NAND a m ingressi che pilota k ingressi a valle:

- FAN IN = m
- FAN OUT = k
- tutti i gate a valle caratterizzati dalla stessa C_{inv}
- capacità di interconnessione costante C_W

Alla capacità sul nodo di uscita contribuiranno le k capacità di ingresso dei gate a valle, la capacità C_W dell'interconnessione, un singolo n-MOSFET dato che nel PD sono disposti in serie ed m p-MOSFET dato che nel PU sono disposti in parallelo. Notiamo che la struttura è molto simile a quella dell'inverter, con l'unica differenza che in questo caso sarà necessario caricare m n-MOSFET anziché uno, di conseguenza, utilizzando le formule per il calcolo della capacità totale in uscita dell'inverter:


$$C_L = C_{GDeq} + C_{DBeq} + C_W + C_{inv}$$

$$= C_W + C_{inv} + (W_n + W_p) \left(2C_{GS0} + \frac{1}{2} L_{MIN} C_{OX} R_{DD} + K_{eq} L_S C_{j0} \right)$$

Adattando quindi queste formule alla porta in analisi si ottiene:

$$C_L = kC_{inv} + C_W + (W_n + mW_p) \left(2C_{GS0} + \frac{1}{2} L_{MIN} C_{OX} R_{DD} + K_{eq} L_S C_{j0} \right)$$

$$= kC_{inv} + C_W + W_n \left(2C_{GS0} + \frac{1}{2} L_{MIN} C_{OX} R_{DD} + K_{eq} L_S C_{j0} \right) + mW_p \left(2C_{GS0} + \frac{1}{2} L_{MIN} C_{OX} R_{DD} + K_{eq} L_S C_{j0} \right)$$



Con $R_{DD} = 1 - \frac{V_T}{V_{DD}}$, $S_n = \frac{W_n}{L_{MIN}}$ ed $S_p = \frac{W_p}{L_{MIN}} = \alpha_{NAND} S_n$ ottengo:

$$C_L = kC_{inv} + C_W + S_n(1 + m\alpha_{NAND})C_{p1}$$

Dove $C_{p1} = L_{MIN} \left(2C_{GS0} + \frac{1}{2}L_{MIN}C_{OX}R_{DD} + K_{eq}L_S C_{j0} \right)$ è la capacità sul nodo di uscita dovuta ad un transistor di area minima $W = L = L_{MIN}$.

26- Pilotaggio di grandi capacità

In questa analisi supporremo sempre $t_r = t_f \rightarrow \alpha = \varepsilon$

Come suggerisce la formula del tempo di propagazione del segnale in una porta logica la performance è affetta dalla capacità di carico C_L collegata al nodo di uscita che, più è consistente, più tende a rallentare la porta:

$$t_p = \frac{2C_L}{\beta_n' S_n V_{DD}} F\left(\frac{V_T}{V_{DD}}\right) = \frac{C_L}{C_{in}} \cdot \frac{2C_{in}}{\beta_n' V_{DD}} F\left(\frac{V_T}{V_{DD}}\right)$$

Supponendo transistor ad area minima ($\rightarrow S_n = 1$) pongo:

$t_{p0} = \frac{2C_{in}}{\beta_n' V_{DD}} F\left(\frac{V_T}{V_{DD}}\right)$ che rappresenta il tempo di propagazione di un inverter caricato da un altro inverter identico.

$X = \frac{C_L}{C_{in}}$ il tempo di ritardo dipende **linearmente** da questo coefficiente, che esprime quanto grande è la capacità in uscita. Se l'inverter è connesso ad una lunga linea di interconnessione oppure ad un pin di uscita del circuito integrato mi aspetterò $X = 10^3 \div 10^4$.

Per poter pilotare grandi capacità senza che il tempo di ritardo aumenti troppo sarà necessario inserire un eventuale buffer del quale calcoleremo il dimensionamento di seguito.

Il tempo di ritardo dipenderà dal dimensionamento del buffer, svolgeremo l'analisi in modo da trovare il dimensionamento ottimo che minimizza il tempo di ritardo.

Iniziamo considerando il primo inverter ad area minima, di conseguenza $C_{in} = (1 + \varepsilon)C_{M1}$, il secondo inverter sarà invece il buffer con dimensionamento dell'n-MOSFET pari ad S:

$$C_{in2} = S(1 + \varepsilon)C_{M1} = SC_{in} \rightarrow S = \frac{C_{in2}}{C_{in}}$$

Il ritardo totale può essere approssimato con la somma dei ritardi dei singoli inverter:

$$t_p = t_{p1} + t_{p2} = \frac{C_{in2}}{C_{in}} \cdot t_{p0} + \frac{C_L}{C_{in2}} \cdot t_{p0} = t_{p0} \cdot \left(\frac{C_{in2}}{C_{in}} + \frac{C_L}{C_{in2}} \right) = t_{p0} \cdot \left(S + \frac{C_L}{C_{in}} \cdot \frac{C_{in}}{C_{in2}} \right) = t_{p0} \cdot \left(S + \frac{X}{S} \right)$$

il dimensionamento del buffer è totalmente descritto da S, avendo trovato il tempo di ritardo in sua funzione procediamo annullando $\frac{dt_p}{dS}$ così da trovare il minimo:

$$\begin{aligned} \frac{dt_p}{dS} &= t_{p0} \cdot \left(1 - \frac{X}{S^2} \right) = 0 \rightarrow S_{opt} = \sqrt{X} \\ \rightarrow t_{p,opt} &= 2t_{p0} \cdot \sqrt{X} = 2t_{p0} \cdot \sqrt{\frac{C_L}{C_{in}}} \end{aligned}$$

Osserviamo come in questo caso il tempo di ritardo dipenda linearmente da $\sqrt{X}$ anziché da X come nel caso senza buffer.

Nel caso in cui X risultasse essere molto grande però rischio comunque di arrivare ad avere ritardi elevati, di conseguenza posso inserire ulteriori buffer, lo studio che segue avrà come obiettivo di trovare il numero ottimo di buffer da aggiungere al fine di minimizzare il t_p .



Tra il primo inverter e la capacità di carico metto altri $N - 1$ buffer, essi avranno dimensionamento crescente in modo che le dimensioni del successivo siano U volte quelle del precedente, così facendo il rapporto tra le capacità di uscita e quelle di ingresso restano sempre pari ad U:

$$C_2 = UC_1; C_3 = UC_2 = U^2 C_1; \text{ecc...}$$

Ottengo quindi:

$$t_{pi} = \frac{C_{i+1}}{C_i} \cdot t_{p0} = U \cdot t_{p0} \quad \text{con } i = \{1, \dots, N - 1\}$$

$$t_{pN} = \frac{C_L}{C_N} \cdot t_{p0} = \frac{C_L}{U^{N-1} C_1} \cdot t_{p0} \quad (\text{tutti i tempi di ritardo sono uguali a parte l'ultimo stadio che vede } C_L \text{ in uscita})$$



Si dimostra facilmente (non so come) che il caso ottimo si verifica quando tutti i tempi di ritardo sono uguali $\rightarrow t_{pi} = t_{pN}$.

$$U \cdot t_{p0} = \frac{C_L}{U^{N-1}C_1} \cdot t_{p0} \rightarrow U = \frac{C_L}{U^{N-1}C_1} \rightarrow C_L = U^N C_1 = U^N C_{in} \rightarrow N_{opt} = \frac{\ln\left(\frac{C_L}{C_{in}}\right)}{\ln U} = \frac{\ln X}{\ln U}$$

Trovato N_{opt} è possibile calcolare t_p :

$$t_p = \sum t_{pi} = N_{opt} \cdot U \cdot t_{p0} = \frac{\ln X}{\ln U} \cdot U \cdot t_{p0}$$

Trovato il numero di buffer da inserire calcoliamo ora il dimensionamento ottimo annullando la derivata di t_p :

$$\frac{dt_p}{dU} = t_{p0} \cdot \frac{\ln X}{\ln U} - t_{p0} \cdot U \cdot \frac{\ln X}{U(\ln U)^2} = t_{p0} \cdot \frac{\ln X}{\ln U} \cdot \left(1 - \frac{1}{\ln U}\right) = 0$$

$$\rightarrow U_{opt} = e$$

$$\rightarrow N_{opt} = \frac{\ln X}{\ln U} = \ln X = \ln\left(\frac{C_L}{C_{in}}\right)$$

$$\rightarrow t_{p,opt} = N_{opt} \cdot U_{opt} \cdot t_{p0} = \ln(X) \cdot e \cdot t_{p0}$$

In questo caso notiamo come il tempo di ritardo dipenda logarithmicamente da X.

L'utilizzo dei buffer riduce notevolmente il tempo di ritardo, la tabella affianco riassume quello che abbiamo calcolato precedentemente.

$X = C_L / C_{in}$	N_{opt}	Senza buffer [t_{p0}]	Singolo buffer [t_{p0}]	Cascata di buffer [t_{p0}]
10	$2.3 \approx 2$	10	6.3	6.3
10^2	$4.6 \approx 5$	100	20	12.5
10^3	$6.9 \approx 7$	1000	63	18.8
10^4	$9.2 \approx 9$	10000	200	25.0
		$\propto X$	$\propto \sqrt{X}$	$\propto \ln X$

27- Il tempo di commutazione nelle logiche pass-transistor, che approccio per il suo calcolo approssimato si è usato

Il calcolo del tempo di commutazione nelle logiche a pass-transistor è più complicato rispetto alle logiche statiche, sarà di conseguenza necessario adottare un approccio approssimato che sia per lo meno in grado di riflettere le dipendenze rispetto al dimensionamento e al numero dei transistor.

Segue l'analisi nel caso di pass transistor complementari:

supponiamo di dover trasferire un "1" $\rightarrow A = B = V_{DD}$.

Posso individuare tre fasi della transizione di V_X da $0 \rightarrow V_{DD}$ in cui i due mosfet sono in regioni di funzionamento diverse:

- $V_X \leq |V_{Tp0}| \rightarrow$ entrambi in saturazione.
- $|V_{Tp0}| < V_X \leq V_{DD} - V_{Tn}(X) \rightarrow$ n-MOSFET in saturazione; p-MOSFET in triodo.
- $V_X > V_{DD} - V_{Tn}(X) \rightarrow$ n-MOSFET spento; p-MOSFET triodo.

Per fare un esempio studiamo il secondo caso:

$$C_X \frac{dV_X}{dt} = \beta_p \left[(V_{GSp} - V_{Tp}) V_{Dsp} - \frac{V_{Dsp}^2}{2} \right] + \frac{\beta_n}{2} (V_{GSn} - V_{Tn})^2$$

$$= \beta_p \left[(-V_{DD} - V_{Tp0})(V_X - V_{DD}) - \frac{(V_X - V_{DD})^2}{2} \right] + \frac{\beta_n}{2} (V_{DD} - V_X - V_{Tn}(V_X))^2$$



Questa risulta essere un'equazione troppo complicata che rappresenta la corrente solo in parte del transitorio. La situazione si complica ulteriormente se teniamo conto della dipendenza di V_{Tn} da V_X a causa dell'effetto Body.

Alla soluzione precedente si preferisce spesso una soluzione semplificata che sostituisce il pass transistor con una resistenza equivalente indipendente dalle tensioni dei nodi A e X.

Si può dimostrare che R_{eq} dipende poco da V_X , per questo è possibile considerarla circa costante.

Essendo $R_{eq} \approx \text{costante}$ procediamo con il calcolo nel caso più semplice, cioè nel caso in cui $V_X = 0$ ed entrambi i MOSFET sono in saturazione:

$$R_{eq}(V_X = 0) = \frac{V_{DD}}{I_n + I_p} = \frac{V_{DD}}{\frac{\beta_n}{2} (V_{GSn} - V_{Tn0})^2 + \frac{\beta_p}{2} (V_{GSp} - V_{Tp0})^2} = \frac{2V_{DD}}{\beta_n (V_{DD} - V_{Tn0})^2 + \beta_p (V_{DD} - |V_{Tp0}|)^2}$$



Utilizzando la formula per la carica di una capacità tramite una resistenza mi ricavo il transitorio esponenziale della tensione V_X :

$$V_X = V_{DD} \left[1 - \exp \left(-\frac{t}{R_{eq} C_X} \right) \right]$$

Da cui ricavo il tempo di carica al 90% dell'escursione, per farlo pongo $V_X = 0.9V_{DD}$ e risolvo per t :


$$t_{r,X} = \ln 10 \cdot R_{eq} C_X \approx 2.3 \cdot R_{eq} C_X$$

28- Dinamiche CMOS, il problema della cascata a blocchi

A differenza delle logiche statiche o a pass transistor le logiche dinamiche CMOS eliminano la ridondanza tra PU e PD, di conseguenza necessitano di un numero inferiore di MOSFET.

Per poter utilizzare solo il PD (blocco Φ_n) (o solo il PU $\rightarrow$ blocco Φ_p) è necessario introdurre un ulteriore segnale detto di clock (Φ) che mi permette di "attivare" e "disattivare" il PD. Il clock andrà a scandire, tramite l'utilizzo di due ulteriori MOSFET (M_n e M_p in figura), l'alternanza di due fasi, quella di PRE-CARICA ($\Phi = 0 \rightarrow M_n$ OFF, M_p ON) (pre-scarica nel caso di Φ_p) dove il PD sarà disattivato e la capacità di carico C_L verrà caricata, e quella di VALUTAZIONE ($\Phi = 1 \rightarrow M_n$ ON, M_p OFF) dove il PD verrà attivato e, in base all'output descritto dalla funzione implementata permetterà a C_L di scaricare ('0' in out) o di rimanere carico ('1' in out).

La fase di valutazione sarà anche l'unico momento in cui sarà consentito leggere l'output della porta dato che nel periodo di pre-carica non è garantito che l'uscita rifletta il risultato della funzione logica implementata.



Per quanto riguarda i tempi di ritardo di una porta con questa architettura ci sarà bisogno di fare una valutazione separata per le due fasi e sommare i risultati. Il tempo di pre-carica o pre-scarica si calcola facilmente dato che si tratta semplicemente del tempo di carica di un condensatore attraverso un inverter, il tempo di valutazione invece, dipende dall'uscita della funzione. Siccome il nodo di uscita (nel caso di una rete Φ_n) partirà sempre carico, nel caso in cui la funzione richieda un '1' in uscita il tempo di ritardo sarà nullo, nel caso contrario il ritardo verrà calcolato, come per le logiche statiche, tramite il metodo del dimensionamento equivalente del PD, dato che si tratta semplicemente della scarica di un condensatore attraverso i MOSFET del PD (ed M_n).

Il vantaggio di questa architettura è che non c'è mai un percorso conduttivo tra V_{DD} e massa, per questo avrò potenza statica nulla e corrente di cortocircuito inesistente. Al contrario la potenza dinamica è più alta rispetto alle altre architetture dato che la pre-carica mi porta sempre l'uscita a '1', di conseguenza il condensatore C_L viene caricato ad ogni ciclo di clock.



Un'altra criticità di questa architettura la troviamo quando colleghiamo più porte in cascata. In questo caso rischio che il rallentamento del transitorio in uscita dalla prima mi porti ad una scarica (o carica) parziale del C_L nella successiva. Valutando i vari casi notiamo come un blocco Φ_n sia in grado di accettare senza grosse ripercussioni una variazione lenta del tipo $0 \rightarrow 1$ dato che questa mi causerebbe soltanto un rallentamento della scarica a terra. Al contrario una variazione lenta del tipo $1 \rightarrow 0$ è pericolosa siccome, inizialmente, manderebbe in conduzione gli n-MOSFET della porta successiva con una conseguente scarica parziale del C_L , successivamente, quando la tensione scende abbastanza per spegnere gli n-MOSFET la scarica di C_L si arresta in una zona intermedia non ben definita che mi lascia in output una tensione che non codifica nessuna informazione. Un blocco Φ_p , al contrario è in grado di accettare transizioni lente del tipo $1 \rightarrow 0$ e non è in grado di accettare transizioni lente del tipo $0 \rightarrow 1$.

Notiamo inoltre che un blocco Φ_n in uscita causerà soltanto transizioni del tipo $1 \rightarrow 0$ siccome esso assume di default la condizione con uscita ad 1, un blocco Φ_p sarà il contrario.

Quindi, un blocco Φ_n è in grado di accettare soltanto transizioni lente del tipo $0 \rightarrow 1$ ma è in grado di produrre solo transizioni del tipo $1 \rightarrow 0$, questo rende impossibile metterli in cascata senza separarli con un inverter.

La cascata di blocchi Φ_n separati da un inverter si chiama logica dinamica domino.

Oppure posso utilizzare le logiche dinamiche np-CMOS che alternano un blocco Φ_n e un blocco Φ_p dato che le transizioni lente che produce il blocco Φ_n sono proprio quelle che può tollerare il blocco Φ_p e viceversa.



29- Vantaggi e svantaggi fra le porte dinamiche e statiche CMOS

Non esiste uno stile circuitale definitivo che sia perfetto in tutte le applicazioni, ogni stile ha i suoi pro ed i suoi contro, per questo è importante, in base all'applicazione, scegliere accuratamente lo stile più adeguato.

La tabella di seguito riassume i vantaggi e gli svantaggi delle varie famiglie logiche studiate fino ad ora:

Famiglia logica	VANTAGGI	SVANTAGGI
CMOS statica	• Robustezza ($P_U + P_D$) • Swing di tensione = V_{DD} • Margini di immunità simmetrici • Tempi di salita e discesa uguali • Gestiti bene da T-CAD	• 2N MOSFET (+ area) • Lente in caso di Fan-In alto • Alta capacità di ingresso • Alto effetto di self-loading
Pass-transistor	• Implementazioni molto efficienti (pochi MOSFET; es.: XOR, MUX) • $V_{swing} = V_{DD}$ con pass-transistor complementari o transistor di ripristino	• Caratteristiche statiche non simmetriche (layout non simmetrico) • Margini di immunità non simmetrici • Segnali «deboli» con pass-transistor singolo • Tanti MOSFET con pass-transistor complementari (+ area; + capacità)
CMOS dinamica	• $V_{swing} = V_{DD}$ • (N+2) MOSFET (- area) • Capacità di ingresso bassa • Basso self-loading • Porte logiche veloci	• Vulnerabili ai disturbi quando il nodo di uscita è isolato: ○ Correnti di perdita ○ Accoppiamenti capacitivi • Connessione in cascata non banale • Alta switching activity → alta P_{din}

Le principali figure di merito che si valutano per scegliere la giusta famiglia logica sono:

- immunità ai disturbi
- velocità
- consumo di potenza
- occupazione d'area

In base all'applicazione, vengono valutate con più o meno peso.

Un aspetto importante che negli ultimi anni ha assunto sempre più importanza è la predisposizione di una certa architettura ad essere progettata tramite programmi T-CAD. In questo aspetto le logiche CMOS statiche eccellono, per questo al giorno d'oggi sono largamente utilizzate nei sistemi digitali.

Ottima osservazione! Analizziamo con attenzione l'equazione riportata nell'immagine:

$$\sqrt{\frac{\beta_p}{\beta_n}} |V_I - V_{DD} - V_{Tp}| = \sqrt{\frac{\beta_p}{\beta_n}} (V_{DD} + V_{Tp} - V_I)$$

Ora poniamoci la domanda fondamentale: **quando è vera questa uguaglianza?**

Analisi del valore assoluto

Per qualsiasi espressione $|x| = y$, è vero che:

- $|x| = x$ se $x \geq 0$
- $|x| = -x$ se $x < 0$

Nel nostro caso:

$$|V_I - V_{DD} - V_{Tp}| = V_{DD} + V_{Tp} - V_I$$

Quindi, l'uguaglianza è vera **se e solo se**:

$$V_I - V_{DD} - V_{Tp} \leq 0 \quad \Rightarrow \quad V_I \leq V_{DD} + V_{Tp}$$

✅ Conclusione

L'equazione riportata è **corretta solo sotto la condizione**:

$$\boxed{V_I \leq V_{DD} + V_{Tp}}$$

In caso contrario (cioè se $V_I > V_{DD} + V_{Tp}$), il valore assoluto andrebbe sviluppato con il **segno opposto** e l'uguaglianza riportata nell'immagine **non sarebbe valida**.

Se vuoi, possiamo anche riscrivere l'equazione in forma generale **rimuovendo il valore assoluto** e trattando i due casi distinti. Fammi sapere!

Figura 1: ringrazio ChatGPT per la collaborazione